Patent search ap:("瑞萨电子株式会社") AND inv:"绀野顺平" Page 1

1.

发明公开
半导体器件及其制造方法无效

公开(公告)号：CN101958298A

公开(公告)日：2011-01-26

申请号：CN201010206061.5

申请日：2010-06-13

Applicant: 瑞萨电子株式会社

Inventor： 秦英惠 , 中村真人 , 木下顺弘 , 绀野顺平 , 依田智子

IPC: H01L23/488 , H01L21/60

CPC classification number: H01L24/11 , H01L24/16 , H01L2224/05647 , H01L2224/13099 , H01L2224/16503 , H01L2224/16507 , H01L2224/45144 , H01L2224/49171 , H01L2924/00014 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01047 , H01L2924/01049 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01087 , H01L2924/01327 , H01L2924/014 , H01L2924/10253 , H01L2924/14 , H01L2924/15311 , H01L2924/181 , H01L2924/00 , H01L2224/48

Abstract: 本发明提供一种半导体器件及其制造方法，其中半导体器件层叠了半导体芯片或层叠了安装有半导体芯片的布线衬底，在此器件中，层叠了半导体芯片或布线衬底的电极间的连接结构(1)包括：以Cu为主要成分的一对电极(2，3)；和夹在一对电极(2，3)之间的由Sn-In类合金形成的焊料层(5)，在该焊料层(5)中分散有Sn-Cu-Ni化合物(6)。能在低温、低负荷下可靠连接，连接部即使在层叠工艺、其后的安装工艺等中被加热也能保持形状。

2.

发明授权
半导体装置及其制造方法失效

公开(公告)号：CN104112715B

公开(公告)日：2018-04-10

申请号：CN201410153991.7

申请日：2014-04-17

Applicant: 瑞萨电子株式会社

Inventor： 杉山道昭 , 绀野顺平

IPC: H01L23/12 , H01L21/58

CPC classification number: H01L24/81 , H01L21/561 , H01L21/563 , H01L23/145 , H01L23/15 , H01L23/49822 , H01L24/05 , H01L24/11 , H01L24/13 , H01L24/14 , H01L24/16 , H01L24/17 , H01L24/27 , H01L24/29 , H01L24/32 , H01L24/33 , H01L24/45 , H01L24/48 , H01L24/73 , H01L24/97 , H01L25/0657 , H01L2224/04042 , H01L2224/1134 , H01L2224/11462 , H01L2224/11464 , H01L2224/11472 , H01L2224/13014 , H01L2224/13111 , H01L2224/13144 , H01L2224/13147 , H01L2224/1403 , H01L2224/14104 , H01L2224/16225 , H01L2224/17051 , H01L2224/2732 , H01L2224/27334 , H01L2224/2919 , H01L2224/32145 , H01L2224/32225 , H01L2224/33181 , H01L2224/45144 , H01L2224/45147 , H01L2224/48111 , H01L2224/48227 , H01L2224/48465 , H01L2224/73204 , H01L2224/73257 , H01L2224/73265 , H01L2224/81191 , H01L2224/81203 , H01L2224/814 , H01L2224/81444 , H01L2224/81447 , H01L2224/83192 , H01L2224/97 , H01L2924/15311 , H01L2924/15313 , H01L2924/181 , H01L2924/351 , H01L2924/3512 , H05K1/036 , H05K1/0366 , H05K3/0052 , H05K3/326 , H05K3/3436 , H05K2201/0187 , H05K2201/0191 , H05K2201/0195 , H05K2201/10734 , H01L2924/00012 , H01L2224/81 , H01L2924/00 , H01L2924/00014 , H01L2924/01047 , H01L2924/014 , H01L2924/0665

Abstract: 本发明涉及半导体装置及其制造方法。提供了一种具有改善的可靠性的半导体装置。在BGA的布线板中，绝缘层在其上具有多个接合引线。绝缘层由具有玻璃布的预浸料和不具有玻璃布的树脂层组成。预浸料在其上具有树脂层。接合引线被直接布置在较软的树脂层上，并且因此由这个较软的树脂层支撑。当在倒装芯片接合期间负荷被施加到每个接合引线时，树脂层下沉，由此可以使施加到半导体芯片的应力缓和。

3.

发明授权
半导体器件的制造方法失效

公开(公告)号：CN104321866B

公开(公告)日：2018-03-02

申请号：CN201280073539.9

申请日：2012-09-14

Applicant: 瑞萨电子株式会社

Inventor： 绀野顺平 , 西田隆文 , 坂田贤治 , 木下顺弘 , 杉山道昭 , 木田刚 , 小野善宏

IPC: H01L25/065 , H01L21/60 , H01L25/07 , H01L25/18

CPC classification number: H01L25/065 , H01L21/561 , H01L21/563 , H01L21/565 , H01L21/6835 , H01L21/6836 , H01L21/76898 , H01L23/295 , H01L23/3128 , H01L23/3135 , H01L23/481 , H01L23/49816 , H01L23/49827 , H01L24/03 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/27 , H01L24/29 , H01L24/32 , H01L24/33 , H01L24/75 , H01L24/81 , H01L24/83 , H01L24/92 , H01L24/97 , H01L25/03 , H01L25/0657 , H01L25/07 , H01L25/18 , H01L25/50 , H01L2221/68327 , H01L2221/68331 , H01L2224/03002 , H01L2224/0401 , H01L2224/13083 , H01L2224/131 , H01L2224/13111 , H01L2224/13147 , H01L2224/13155 , H01L2224/16145 , H01L2224/16146 , H01L2224/16225 , H01L2224/16227 , H01L2224/16235 , H01L2224/16238 , H01L2224/27312 , H01L2224/27334 , H01L2224/29006 , H01L2224/29007 , H01L2224/29012 , H01L2224/29015 , H01L2224/2919 , H01L2224/32013 , H01L2224/32014 , H01L2224/32058 , H01L2224/32059 , H01L2224/32145 , H01L2224/32225 , H01L2224/33181 , H01L2224/73204 , H01L2224/753 , H01L2224/75315 , H01L2224/81001 , H01L2224/81191 , H01L2224/81203 , H01L2224/81447 , H01L2224/81815 , H01L2224/81907 , H01L2224/83001 , H01L2224/83192 , H01L2224/83203 , H01L2224/8321 , H01L2224/83862 , H01L2224/83906 , H01L2224/83907 , H01L2224/92 , H01L2224/9211 , H01L2224/92242 , H01L2224/97 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06565 , H01L2225/06568 , H01L2924/07802 , H01L2924/07811 , H01L2924/15311 , H01L2924/15313 , H01L2924/181 , H01L2924/00012 , H01L2224/81 , H01L2224/83 , H01L2924/00 , H01L2924/00014 , H01L2924/014 , H01L2224/11 , H01L21/304 , H01L2224/03 , H01L21/78 , H01L2221/68381 , H01L21/4825 , H01L2224/27 , H01L2924/01047

Abstract: 一种半导体器件的制造方法，在布线衬底上，通过粘接材料分别层叠俯视时的平面尺寸不同的第一半导体芯片和第二半导体芯片，其中，在平面尺寸相对小的第一半导体芯片上搭载平面尺寸相对大的第二半导体芯片。另外，搭载了第一及第二半导体芯片之后，用树脂封固第一及第二半导体芯片。这里，第二半导体芯片和布线衬底的间隙用树脂封固之前，预先通过搭载第一及第二半导体芯片时使用的粘接材料填塞。

4.

发明公开
半导体器件有权

公开(公告)号：CN106847784A

公开(公告)日：2017-06-13

申请号：CN201710061288.7

申请日：2012-06-29

Applicant: 瑞萨电子株式会社

Inventor： 绀野顺平 , 西田隆文 , 木下顺弘 , 长谷川和功 , 杉山道昭

IPC: H01L23/498 , H01L21/683 , H01L21/48 , H01L21/56 , H01L21/60

CPC classification number: H01L23/49811 , H01L21/4853 , H01L21/563 , H01L21/6836 , H01L23/49816 , H01L23/49838 , H01L24/13 , H01L24/16 , H01L24/45 , H01L24/81 , H01L24/85 , H01L2221/68327 , H01L2221/6834 , H01L2224/05554 , H01L2224/10175 , H01L2224/1146 , H01L2224/1147 , H01L2224/11849 , H01L2224/13082 , H01L2224/131 , H01L2224/13147 , H01L2224/136 , H01L2224/14153 , H01L2224/14155 , H01L2224/1601 , H01L2224/16105 , H01L2224/16225 , H01L2224/16227 , H01L2224/16238 , H01L2224/32225 , H01L2224/45144 , H01L2224/73204 , H01L2224/81193 , H01L2224/81194 , H01L2224/81385 , H01L2224/814 , H01L2224/81444 , H01L2224/83102 , H01L2224/85 , H01L2224/85203 , H01L2224/94 , H01L2924/00014 , H01L2924/12042 , H01L2924/15311 , H01L2924/181 , H01L2924/014 , H01L2224/11 , H01L2924/00 , H01L2224/48

Abstract: 本发明公开了一种半导体器件的制造方法。提供一种可提高半导体器件可靠性的技术。在倒装芯片的连接工序中，通过对预先装载在突起电极(4)的顶端面的焊锡以及预先涂布在引脚(焊接引线)(11)上的焊锡进行加热，以使其一体化并电连接。其中，所述引脚(11)包括具有第一宽度(W1)的宽截面(第一部分)(11w)和具有第二宽度(W2)的窄截面(第二部分)(11n)。通过对焊锡进行加热，可使配置在窄截面(11n)上的焊锡的厚度比配置在宽截面(11w)上的焊锡的厚度薄。接着，在倒装芯片的连接工序中，将突起电极(4)配置并接合在窄截面(11n)上。由此，可减少焊锡的渗出量。

5.

发明授权
半导体器件的制造方法有权

公开(公告)号：CN102856220B

公开(公告)日：2017-03-01

申请号：CN201210229643.4

申请日：2012-06-29

Applicant: 瑞萨电子株式会社

Inventor： 绀野顺平 , 西田隆文 , 木下顺弘 , 长谷川和功 , 杉山道昭

IPC: H01L21/60

CPC classification number: H01L23/49811 , H01L21/4853 , H01L21/563 , H01L21/6836 , H01L23/49816 , H01L23/49838 , H01L24/13 , H01L24/16 , H01L24/45 , H01L24/81 , H01L24/85 , H01L2221/68327 , H01L2221/6834 , H01L2224/05554 , H01L2224/10175 , H01L2224/1146 , H01L2224/1147 , H01L2224/11849 , H01L2224/13082 , H01L2224/131 , H01L2224/13147 , H01L2224/136 , H01L2224/14153 , H01L2224/14155 , H01L2224/1601 , H01L2224/16105 , H01L2224/16225 , H01L2224/16227 , H01L2224/16238 , H01L2224/32225 , H01L2224/45144 , H01L2224/73204 , H01L2224/81193 , H01L2224/81194 , H01L2224/81385 , H01L2224/814 , H01L2224/81444 , H01L2224/83102 , H01L2224/85 , H01L2224/85203 , H01L2224/94 , H01L2924/00014 , H01L2924/12042 , H01L2924/15311 , H01L2924/181 , H01L2924/014 , H01L2224/11 , H01L2924/00 , H01L2224/48

Abstract: 本发明公开了一种半导体器件的制造方法。提供一种可提高半导体器件可靠性的技术。在倒装芯片的连接工序中，通过对预先装载在突起电极(4)的顶端面的焊锡以及预先涂布在引脚(焊接引线)(11)上的焊锡进行加热，以使其一体化并电连接。其中，所述引脚(11)包括具有第一宽度(W1)的宽截面(第一部分)(11w)和具有第二宽度(W2)的窄截面(第二部分)(11n)。通过对焊锡进行加热，可使配置在窄截面(11n)上的焊锡的厚度比配置在宽截面(11w)上的焊锡的厚度薄。接着，在倒装芯片的连接工序中，将突起电极(4)配置并接合在窄截面(11n)上。由此，可减少焊锡的渗出量。

6.

发明公开
半导体装置的制造方法及半导体装置失效

公开(公告)号：CN103903995A

公开(公告)日：2014-07-02

申请号：CN201310741302.X

申请日：2013-12-27

Applicant: 瑞萨电子株式会社

Inventor： 绀野顺平 , 西田隆文 , 木下顺弘 , 长谷川和功 , 杉山道昭

IPC: H01L21/60 , H01L23/488

CPC classification number: H01L24/81 , H01L21/561 , H01L21/563 , H01L23/49816 , H01L23/49838 , H01L23/49894 , H01L24/13 , H01L24/14 , H01L24/16 , H01L24/743 , H01L24/97 , H01L2224/10175 , H01L2224/13111 , H01L2224/13116 , H01L2224/13144 , H01L2224/13147 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2224/81193 , H01L2224/81385 , H01L2224/81801 , H01L2224/83192 , H01L2224/92125 , H01L2924/0132 , H01L2924/0133 , H01L2924/12042 , H01L2924/15184 , H01L2924/15311 , H01L2924/181 , H01L2924/00012 , H01L2924/01083 , H01L2924/01047 , H01L2924/01029 , H01L2924/0105 , H01L2924/00

Abstract: 本发明的课题在于提供一种提高半导体装置的可靠性的半导体装置的制造方法及半导体装置。在布线基板（3）所具有的芯片搭载面上形成的多个端子（11），在俯视观察下分别为在相邻的宽幅部（11w1、11w2）之间配置有窄幅部（11n）的形状。另外，在搭载于布线基板（3）上的半导体芯片（2）上形成的、多个突起电极（4）各自的顶端面的中心在俯视观察下分别配置在与窄幅部（11n）重叠的位置，将多个端子（11）和多个突起电极（4）经由焊锡材料（5）而电连接。

7.

发明授权
半导体器件有权

公开(公告)号：CN106847784B

公开(公告)日：2019-06-14

申请号：CN201710061288.7

申请日：2012-06-29

Applicant: 瑞萨电子株式会社

Inventor： 绀野顺平 , 西田隆文 , 木下顺弘 , 长谷川和功 , 杉山道昭

IPC: H01L23/498 , H01L21/683 , H01L21/48 , H01L21/56 , H01L21/60

CPC classification number: H01L23/49811 , H01L21/4853 , H01L21/563 , H01L21/6836 , H01L23/49816 , H01L23/49838 , H01L24/13 , H01L24/16 , H01L24/45 , H01L24/81 , H01L24/85 , H01L2221/68327 , H01L2221/6834 , H01L2224/05554 , H01L2224/10175 , H01L2224/1146 , H01L2224/1147 , H01L2224/11849 , H01L2224/13082 , H01L2224/131 , H01L2224/13147 , H01L2224/136 , H01L2224/14153 , H01L2224/14155 , H01L2224/1601 , H01L2224/16105 , H01L2224/16225 , H01L2224/16227 , H01L2224/16238 , H01L2224/32225 , H01L2224/45144 , H01L2224/73204 , H01L2224/81193 , H01L2224/81194 , H01L2224/81385 , H01L2224/814 , H01L2224/81444 , H01L2224/83102 , H01L2224/85 , H01L2224/85203 , H01L2224/94 , H01L2924/00014 , H01L2924/12042 , H01L2924/15311 , H01L2924/181 , H01L2924/014 , H01L2224/11 , H01L2924/00 , H01L2224/48

Abstract: 本发明公开了一种半导体器件的制造方法。提供一种可提高半导体器件可靠性的技术。在倒装芯片的连接工序中，通过对预先装载在突起电极(4)的顶端面的焊锡以及预先涂布在引脚(焊接引线)(11)上的焊锡进行加热，以使其一体化并电连接。其中，所述引脚(11)包括具有第一宽度(W1)的宽截面(第一部分)(11w)和具有第二宽度(W2)的窄截面(第二部分)(11n)。通过对焊锡进行加热，可使配置在窄截面(11n)上的焊锡的厚度比配置在宽截面(11w)上的焊锡的厚度薄。接着，在倒装芯片的连接工序中，将突起电极(4)配置并接合在窄截面(11n)上。由此，可减少焊锡的渗出量。