公开(公告)号：WO2017203878A1

公开(公告)日：2017-11-30

申请号：PCT/JP2017/015069

申请日：2017-04-13

Applicant: 日立オートモティブシステムズ株式会社

Inventor： 青柳　拓也 ,  内藤　孝 ,  三宅　竜也 ,  芝田　瑞紀 ,  小貫　洋 ,  寺田　大介 ,  小松　成亘

IPC: G01L9/00 ,  G01D21/00 ,  H01L29/84

CPC classification number: G01L9/0048 ,  G01D21/00 ,  G01L9/00 ,  H01L24/29 ,  H01L24/30 ,  H01L24/33 ,  H01L24/83 ,  H01L29/84 ,  H01L2224/29188 ,  H01L2224/30505 ,  H01L2224/8389

Abstract: 接合層の接合温度を半導体チップの動作に影響のない温度に低下させ、半導体チップと基台との絶縁性を確保した物理量測定装置を提供する。 基台（ダイアフラム１４ｂ）と、該基台に作用する応力に基づいて物理量を測定する半導体チップ（歪検出素子３０）と、該半導体チップを基台に接合する接合層２０とを備える物理量測定装置。接合層２０は、半導体チップに接合される第１接合層２１と、基台に接合される第２接合層２２と、第１接合層２１と第２接合層２２との間に配置された絶縁基材２３と、を有する。第１接合層２１および第２接合層２２は、ガラスを含む。第１接合層２１の熱膨張係数は、第２接合層２２の熱膨張係数以下であり、第２接合層２２の軟化点は、半導体チップの耐熱温度以下であり、第１接合層２１の軟化点は、第２接合層２２の軟化点以下である。

Abstract translation:

降低接合层的接合温度的温度不影响半导体芯片的操作，它提供了一种物理量测量装置，其确保半导体芯片和基底之间的绝缘。 基（膜片14B），用于测量基于作用在底板上的应力的物理量的半导体芯片（应变检测元件30），所述物理量测量装置和用于将半导体芯片键合到所述基体的粘结层20 。 接合层20包括第一粘结层21被结合到半导体芯片，所述第二接合层22结合到基底，设置在所述第一接合层21和第二粘接层22之间的绝缘 并且基材23。 第一接合层21和第二接合层22包含玻璃。 第一接合层21的热膨胀系数小于或等于所述第二粘接层22的热膨胀系数，所述第二粘接层22的软化点是半导体芯片的耐热温度以下，所述第一接合层21的软化 该点低于第二粘结层22的软化点。

公开(公告)号：WO2009015984A2

公开(公告)日：2009-02-05

申请号：PCT/EP2008/058652

申请日：2008-07-04

Applicant: ROBERT BOSCH GMBH ,  DONIS, Dieter ,  KOENIG, Jens

Inventor： DONIS, Dieter ,  KOENIG, Jens

IPC: B81C1/00

CPC classification number: B81C1/00269 ,  B81C2201/019 ,  B81C2203/032 ,  H01L21/2007 ,  H01L21/50 ,  H01L23/10 ,  H01L24/05 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/83 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/04026 ,  H01L2224/05073 ,  H01L2224/05155 ,  H01L2224/05171 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/2731 ,  H01L2224/2732 ,  H01L2224/27418 ,  H01L2224/29011 ,  H01L2224/29013 ,  H01L2224/29078 ,  H01L2224/29101 ,  H01L2224/29139 ,  H01L2224/29144 ,  H01L2224/29188 ,  H01L2224/29193 ,  H01L2224/29339 ,  H01L2224/29344 ,  H01L2224/29388 ,  H01L2224/29393 ,  H01L2224/32145 ,  H01L2224/83055 ,  H01L2224/8309 ,  H01L2224/83191 ,  H01L2224/83203 ,  H01L2224/83224 ,  H01L2224/83801 ,  H01L2224/8384 ,  H01L2225/06541 ,  H01L2924/01004 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01024 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/163 ,  H01L2924/00015 ,  H01L2924/00

Abstract: Die Erfindung betrifft ein Verfahren zum Fügen eines ersten Wafers (1) mit mindestens einem zweiten Wafer (2). Das Verfahren ist gekennzeichnet durch die Schritte: Aufbringen eines sinterfähigen Bondingmaterials (7) auf zumindest einen der Wafer (1, 2, 14) und Zusammenführen der Wafer (1, 2, 14) und Sintern des Bondingmaterials (7) durch Erhitzen. Ferner betrifft die Erfindung einen Waferverbund (10) sowie einen Chip.

Abstract translation: 本发明涉及用于与至少第二晶片（2）接合的第一晶片（1）的方法。 该方法的特征在于以下步骤：在晶片上的至少一个（1，2，14）沉积烧结接合材料（7）和通过加热合并的接合材料（7）的晶片（1,2，14）和烧结。 此外，本发明涉及一种复合晶片（10）和芯片。

公开(公告)号：WO1994017557A1

公开(公告)日：1994-08-04

申请号：PCT/US1994000370

申请日：1994-01-10

Applicant: HUGHES AIRCRAFT COMPANY

Inventor： HUGHES AIRCRAFT COMPANY ,  FINNILA, Ronald, M. ,  MALLOY, Gerard, T. ,  BENDIK, Joseph, J.

IPC: H01L27/146

CPC classification number: B23K20/023 ,  B23K20/16 ,  B23K35/004 ,  H01L21/6835 ,  H01L23/481 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L25/167 ,  H01L25/50 ,  H01L27/1465 ,  H01L2221/68363 ,  H01L2221/68368 ,  H01L2221/68381 ,  H01L2224/0401 ,  H01L2224/05624 ,  H01L2224/13109 ,  H01L2224/16145 ,  H01L2224/291 ,  H01L2224/29188 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/73253 ,  H01L2224/81193 ,  H01L2224/81201 ,  H01L2224/81801 ,  H01L2224/83005 ,  H01L2224/83805 ,  H01L2224/83825 ,  H01L2224/8385 ,  H01L2224/8389 ,  H01L2224/92 ,  H01L2224/92143 ,  H01L2224/92242 ,  H01L2924/01004 ,  H01L2924/01049 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01322 ,  H01L2924/10329 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/351 ,  H01L2924/00014 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2224/11 ,  H01L2924/00

Abstract: An integrated circuit assembly includes a silicon thin film circuit bonded to a substrate of a material selected to provide the assembly with an effective thermal expansion characteristic that approximately matches that of another device, such as HgCdTe detector. The assembly, when bump bonded with the device, is resistant to failure when subjected to thermal cycling. A first method for manufacturing the assembly includes the steps of forming a desired circuit in a thin layer (12) of silicon on a silicon substrate of a bonded silicon wafer. The thin silicon layer including the circuit is then bonded to the selected substrate material (24). Thereafter the silicon substrate is removed and the resulting assembly may be mated to the device (36). A second method employs a two stage transfer technique wherein the processed thin silicon layer is bonded to a first, temporary substrate; the silicon substrate is removed; a second, permanent substrate is attached; and the first substrate is removed. The second substrate is comprised of a material selected for providing the assembly with a coefficient of thermal expansion that is matched to the material of the device.

Abstract translation: 集成电路组件包括被粘合到材料的衬底上的硅薄膜电路，所述材料被选择以提供与其它器件（例如HgCdTe检测器）的热膨胀特性近似匹配的有效热膨胀特性。 当与装置碰撞时，组件在受到热循环时具有抗故障的能力。 用于制造组件的第一种方法包括以下步骤：在粘合的硅晶片的硅衬底上的硅薄层（12）中形成所需的电路。 包括电路的薄硅层然后被结合到所选择的衬底材料（24）上。 此后，去除硅衬底，并将得到的组件与配件（36）配合。 第二种方法采用二阶段转移技术，其中处理的薄硅层结合到第一临时衬底; 去除硅衬底; 附上第二个永久基片; 并且去除第一衬底。 第二基板由选择用于为组件提供与该装置的材料匹配的热膨胀系数的材料组成。

公开(公告)号：WO2014057902A1

公开(公告)日：2014-04-17

申请号：PCT/JP2013/077217

申请日：2013-10-07

Applicant: 三菱マテリアル株式会社

Inventor： 西元　修司 ,  長友　義幸 ,  長瀬　敏之

IPC: H01L21/52 ,  H01L23/36 ,  H01L25/07 ,  H01L25/18

CPC classification number: H01L24/32 ,  C04B37/026 ,  C04B2237/06 ,  C04B2237/125 ,  C04B2237/126 ,  C04B2237/366 ,  C04B2237/402 ,  C04B2237/597 ,  C04B2237/708 ,  C04B2237/72 ,  H01L23/3735 ,  H01L23/473 ,  H01L23/49822 ,  H01L24/29 ,  H01L24/48 ,  H01L24/83 ,  H01L25/07 ,  H01L25/18 ,  H01L33/641 ,  H01L2224/2731 ,  H01L2224/2732 ,  H01L2224/27505 ,  H01L2224/29082 ,  H01L2224/29083 ,  H01L2224/29188 ,  H01L2224/29294 ,  H01L2224/29339 ,  H01L2224/29344 ,  H01L2224/29347 ,  H01L2224/29387 ,  H01L2224/29388 ,  H01L2224/32225 ,  H01L2224/32227 ,  H01L2224/32245 ,  H01L2224/4809 ,  H01L2224/48227 ,  H01L2224/48245 ,  H01L2224/73265 ,  H01L2224/83192 ,  H01L2224/83203 ,  H01L2224/83539 ,  H01L2224/83595 ,  H01L2224/83695 ,  H01L2224/8384 ,  H01L2924/00014 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/0541 ,  H01L2924/01047 ,  H01L2224/45099 ,  H01L2224/85399 ,  H01L2224/05599

Abstract: 本発明に係わる半導体装置（１）は、導電性材料からなる回路層（１２）と、回路層（１２）上に搭載される半導体素子（３）と、を備え、回路層（１２）の一方の面には、気孔率が５％以上５５％以下の範囲内とされた下地層（３１）が形成され、この下地層（３１）の上に、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材の焼成体からなる接合層（３８）が形成されており、回路層（１２）と半導体素子（３）とが、下地層（３１）及び接合層（３８）を介して接合されている。

Abstract translation: 本发明的半导体器件（1）设置有由导电材料形成的电路层（12）以及安装在电路层（12）上的半导体元件（3）。 在电路层（12）的一个表面上，形成孔隙率在5-55％范围内的基底层（31），在基底层（31）上形成接合层（38），所述基底层 接合层由包含金属颗粒和/或金属氧化物颗粒的接合材料的烧制体和有机材料形成。 电路层（12）和半导体元件（3）之间由基底层（31）和结合层（38）彼此接合。

公开(公告)号：WO2012074571A1

公开(公告)日：2012-06-07

申请号：PCT/US2011/029568

申请日：2011-03-23

Applicant: TESSERA, INC. ,  OGANESIAN, Vage ,  HABA, Belgacem ,  MOHAMMED, Ilyas ,  MITCHELL, Craig ,  SAVALIA, Piyush

Inventor： OGANESIAN, Vage ,  HABA, Belgacem ,  MOHAMMED, Ilyas ,  MITCHELL, Craig ,  SAVALIA, Piyush

IPC: H01L23/48 ,  H01L25/065

CPC classification number: H01L25/00 ,  H01L21/76805 ,  H01L21/76898 ,  H01L23/3178 ,  H01L23/481 ,  H01L24/81 ,  H01L24/92 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/13025 ,  H01L2224/16225 ,  H01L2224/29109 ,  H01L2224/29111 ,  H01L2224/29144 ,  H01L2224/29188 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32245 ,  H01L2224/73253 ,  H01L2224/83005 ,  H01L2224/9202 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2924/10253 ,  H01L2924/1032 ,  H01L2924/1037 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/1436 ,  H01L2924/1437 ,  H01L2924/15311 ,  H01L2224/83 ,  H01L2924/00

Abstract: A microelectronic assembly 100 is provided in which first and second electrically conductive pads 108, 106 exposed at front surfaces of first and second microelectronic elements 110, 102, respectively, are juxtaposed, each of the microelectronic elements embodying active semiconductor devices. An electrically conductive element 114 may extend within a first opening 111 extending from a rear surface 118 of the first microelectronic element 110 towards the front surface 103 thereof, within a second opening 113 extending from the first opening 111 towards the front surface 103 of the first microelectronic element 110, and within a third opening 180 extending through at least one of the first and second pads 108, 106 to contact the first and second pads. Interior surfaces 121, 123 of the first and second openings 111, 113 may extend in first and second directions relative to the front surface 103 of the first microelectronic element 110, respectively, to define a substantial angle.

Abstract translation: 提供了微电子组件100，其中分别暴露在第一和第二微电子元件110,102的前表面处的第一和第二导电焊盘108,106并置，每个微电子元件体现有源半导体器件。 导电元件114可以在从第一微电子元件110的后表面118延伸到其前表面103的第一开口111内，在从第一开口111朝向第一开口111的前表面103延伸的第一开口113内延伸 微电子元件110，以及延伸穿过第一和第二焊盘108,106中的至少一个的第三开口180内，以接触第一和第二焊盘。 第一和第二开口111,113的内表面121,123可以分别相对于第一微电子元件110的前表面103在第一和第二方向上延伸，以限定大致的角度。

公开(公告)号：WO2011008893A1

公开(公告)日：2011-01-20

申请号：PCT/US2010/042026

申请日：2010-07-14

Applicant: IO SEMICONDUCTOR ,  NYGAARD, Paul A. ,  MOLIN, Stuart B. ,  STUBER, Michael A.

Inventor： NYGAARD, Paul A. ,  MOLIN, Stuart B. ,  STUBER, Michael A.

IPC: H01L21/84 ,  H01L27/12 ,  H01L21/336 ,  H01L29/786

CPC classification number: H01L27/1207 ,  H01L21/76256 ,  H01L21/78 ,  H01L21/84 ,  H01L23/36 ,  H01L23/3677 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L24/11 ,  H01L24/13 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/80 ,  H01L24/83 ,  H01L24/94 ,  H01L27/1203 ,  H01L29/78603 ,  H01L29/78606 ,  H01L2221/6834 ,  H01L2221/6835 ,  H01L2221/68377 ,  H01L2224/03002 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/03462 ,  H01L2224/03464 ,  H01L2224/03845 ,  H01L2224/0401 ,  H01L2224/05572 ,  H01L2224/08225 ,  H01L2224/11002 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16227 ,  H01L2224/29186 ,  H01L2224/29188 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/48 ,  H01L2224/80006 ,  H01L2224/8022 ,  H01L2224/80801 ,  H01L2224/80894 ,  H01L2224/83005 ,  H01L2224/8322 ,  H01L2224/83801 ,  H01L2224/8385 ,  H01L2224/9202 ,  H01L2224/9212 ,  H01L2224/92142 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/1305 ,  H01L2924/14 ,  H01L2924/3011 ,  H01L2924/3511 ,  H01L2924/014 ,  H01L2224/11 ,  H01L2924/00 ,  H01L2924/053 ,  H01L2924/00012 ,  H01L2224/83 ,  H01L2224/80 ,  H01L2224/03 ,  H01L2224/45099

Abstract: Embodiments of the present invention provide for the dissipation of heat from semiconductor-on-insulator (SOI) structures. In one embodiment, a method for fabricating an integrated circuit is disclosed. In a first step, active circuitry is formed in an active layer of a SOI wafer. In a second step, substrate material is removed from a substrate layer disposed on a back side of the SOI wafer. In a third step, insulator material is removed from the back side of the SOI wafer to form an excavated insulator region. In a fourth step, a thermal dissipation layer is deposited on said excavated insulator region. The thermal dissipation layer is thermally conductive and electrically insulating.

Abstract translation: 本发明的实施例提供了绝缘体上半导体（SOI）结构的散热。 在一个实施例中，公开了一种用于制造集成电路的方法。 在第一步中，在SOI晶片的有源层中形成有源电路。 在第二步骤中，从设置在SOI晶片的背面的衬底层去除衬底材料。 在第三步骤中，绝缘体材料从SOI晶片的背面去除以形成挖掘的绝缘体区域。 在第四步骤中，在所述挖掘的绝缘体区域上沉积散热层。 散热层是导热和电绝缘的。

公开(公告)号：WO2016194893A1

公开(公告)日：2016-12-08

申请号：PCT/JP2016/065992

申请日：2016-05-31

Applicant: リンテック株式会社

Inventor： 岡本　直也 ,  池田　亮平 ,  堀米　克彦

IPC: H01L23/00 ,  H01L21/301 ,  H01L21/60 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC classification number: H01L24/32 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/00 ,  H01L23/49827 ,  H01L24/16 ,  H01L24/27 ,  H01L24/48 ,  H01L24/73 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/105 ,  H01L2221/68327 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/29082 ,  H01L2224/29188 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48106 ,  H01L2224/48225 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06548 ,  H01L2225/06562 ,  H01L2225/06568 ,  H01L2225/06586 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/2064 ,  H01L2924/20641 ,  H01L2924/20642 ,  H01L2924/20643 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L2924/00014

Abstract: 生産性、信頼性を損なうことなく、半導体チップの反りを抑制することが可能な半導体用保護フィルム及びこれを備えた半導体装置、並びに複合シートを提供する。　本発明の一形態に係る半導体用保護フィルム１０は、非導電性無機材料で構成された保護層１１と、保護層１１の一方の面に設けられた接着剤層１２とを具備する。保護層１１は、少なくともガラス質材料を含み、典型的には、板ガラスで構成される。これにより、保護対象である半導体素子の反りを効果的に抑制することが可能となる。

Abstract translation: 提供：半导体保护膜，其能够抑制半导体芯片的翘曲，而不会降低生产率和可靠性; 设置有半导体用保护膜的半导体装置; 和复合片材。 根据本发明的一个实施例的半导体保护膜10具有：由非导电无机材料构成的保护层11; 以及设置在保护层11的一个表面上的粘合剂层12.保护层11至少包含玻璃质材料，并且通常由玻璃板构成。 因此，能够有效地抑制作为被保护物体的半导体元件的翘曲。

公开(公告)号：WO2016163377A1

公开(公告)日：2016-10-13

申请号：PCT/JP2016/061195

申请日：2016-04-06

Applicant: ナミックス株式会社

Inventor： トロンボ，キャシー・ショウ ,  パテルカ，マチェ ,  吉井　明人 ,  坂井　徳幸 ,  山口　博

IPC: H01L21/52 ,  H01L23/40

CPC classification number: H01L24/29 ,  C03C3/122 ,  C03C3/14 ,  C03C3/21 ,  C03C4/14 ,  C03C8/02 ,  C03C8/08 ,  C03C8/18 ,  C03C8/24 ,  C03C10/00 ,  C03C27/044 ,  C03C2204/00 ,  C03C2205/00 ,  H01L21/52 ,  H01L23/40 ,  H01L24/83 ,  H01L2224/29188 ,  H01L2224/8389 ,  H01L2924/0535 ,  H01L2924/0541 ,  H01L2924/05994 ,  H01L2924/20104 ,  H01L2924/20105

Abstract: 　比較的低温の加熱により、第一の被着体と第二の被着体と接合し、接合後に優れた耐熱性を有する接合体を得ることができる接合体の製造方法を提供する。　ガラスペーストは、（Ａ）結晶化ガラスフリットと、（Ｂ）溶剤とを含み、（Ａ）結晶化ガラスフリットが、ガラス転移温度と結晶化温度と再溶融温度とを有し、再溶融温度が結晶化温度を超える温度であり、結晶化温度がガラス転移温度を超える温度であり、第一の被着体と第二の被着体にガラスペーストを塗布する工程と、ガラスペーストを介在させて第一の被着体と第二の被着体を接合する工程と、ガラスペーストを介在させて接合した第一の被着体と第二の被着体を、（Ａ）結晶化ガラスフリットの結晶化温度以上再溶融温度未満に加熱する工程と、ガラスペーストを介在させて接合した第一の被着体と第二の被着体とを結晶化ガラスフリットのガラス転移温度以下に冷却して接合体を得る工程とを含む、接合体の製造方法である。

Abstract translation: 提供一种接合体的制造方法，其能够通过在比较低的温度下通过加热来接合要接合的第一被接合体和待接合的第二体接合而实现粘合后的耐热性优异的接合体。 一种接合体的制造方法，其特征在于，包括：将玻璃浆施加到待接合的第一体和第二接合体的工序，所述玻璃糊含有（A）结晶玻璃料和（B）溶剂 和玻璃化转变温度，结晶温度高于玻璃化转变温度的结晶玻璃料（A）和高于结晶温度的再熔融温度; 用于将待接合的第一物体和待接合的第二物体接合的步骤，其间插入玻璃浆料; 将玻璃浆粘合的第一主体和第二主体加热至与结晶化温度相同但低于结晶玻璃料（A）的再熔化温度的温度的步骤; 以及通过将第一主体和与玻璃浆粘合的第二主体通过冷却而获得粘合体的步骤，其温度等于或低于结晶玻璃料的玻璃化转变温度。

公开(公告)号：WO2014023320A1

公开(公告)日：2014-02-13

申请号：PCT/EP2012/003424

申请日：2012-08-10

Applicant: GOTTFRIED WILHELM LEIBNIZ UNIVERSITÄT HANNOVER ,  WURZ, Marc, Christopher ,  RISSING, Lutz ,  ZIMMERMANN, Stefan ,  COCHEMS, Philipp

Inventor： WURZ, Marc, Christopher ,  RISSING, Lutz ,  ZIMMERMANN, Stefan ,  COCHEMS, Philipp

IPC: H01L21/50 ,  H01L23/10

CPC classification number: H01L21/50 ,  B81C1/00293 ,  B81C2203/0118 ,  B81C2203/035 ,  H01L23/10 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/81 ,  H01L24/83 ,  H01L2224/131 ,  H01L2224/29011 ,  H01L2224/29019 ,  H01L2224/291 ,  H01L2224/29109 ,  H01L2224/29139 ,  H01L2224/29144 ,  H01L2224/29188 ,  H01L2224/81007 ,  H01L2224/8109 ,  H01L2224/81211 ,  H01L2224/81815 ,  H01L2224/83007 ,  H01L2224/8309 ,  H01L2224/8312 ,  H01L2224/83211 ,  H01L2224/83815 ,  H01L2224/83825 ,  H01L2224/92 ,  H01L2924/01322 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/00

Abstract: Die Erfindung betrifft ein Verfahren zum Herstellen eines hermetisch abgeschlossenen Gehäuses (22), in dem ein Unterdruck herrscht, aus einem ersten Bauteil (20) mit einer ersten Kontaktfläche (26), die mit einer Schicht aus einem ersten Bondelement (28) beschichtet ist, und wenigstens einem zweiten Bauteil (24) mit einer zweiten Kontaktfläche (30), die mit einer Schicht aus einem zweiten Bondelement (32) beschichtet ist, das eine höhere Solidustemperatur als das erste Bondelement (28) aufweist, wobei das Verfahren folgende Schritte aufweist: a) Positionieren des ersten Bauteils (20) und des zweiten Bauteils (24) in einem Behälter, sodass die erste Kontaktfläche (26) des ersten Bauteiles (20) an der zweiten Kontaktfläche (30) des zweiten Bauteiles (24) zumindest teilweise anliegt, b) Erzeugen eines Unterdrucks in dem Behälter, c) Erhöhen einer Temperatur (T) in dem Behälter auf ein Verbindungstemperaturwert (12), wobei das erste Bondelement (28) das zweite Bondelement (32) und der Verbindungstemperaturwert (12) derart ausgewählt sind, dass es zu einer Mischung (38) des ersten Bondelements (28) und des zweiten Bondelements (32) kommt, die eine Liquidustemperatur aufweist, die über dem Verbindungstemperaturwert (12) liegt.

Abstract translation: 本发明涉及一种用于制造其上涂有第一接合元件的层（28）密封的壳体（22），其中一个真空盛行的第一组分，（20），其具有第一接触表面（26）， 和至少一个具有第二接触表面（30），其上涂有第二粘接元件的层的第二组分（24）（32），其具有更高的固相线温度比所述第一接合元件（28）的方法，包括以下步骤： a）在容器中的第一构件（20）和所述第二部件（24）定位，以使第一部件（20）到所述第二部件的所述第二接触表面（30）的第一接触表面（26）（24）搁置在至少部分地 b）产生所述容器中的负压，C）在容器中的温度（T）（升高到粘接温度值12），其中所述第一接合元件（28），所述第二接合元件（32）的未 d中的化合物的温度值（12）被选择为使得将有第一接合元件（28）并具有上述接合温度值（12）的液相第二接合元件（32）的混合物（38）。

公开(公告)号：WO2013063339A1

公开(公告)日：2013-05-02

申请号：PCT/US2012/062023

申请日：2012-10-26

Applicant: CONTINENTAL AUTOMOTIVE SYSTEMS, INC. ,  DING, Xiaoyi ,  FRYE, Jeffrey

Inventor： DING, Xiaoyi

IPC: B81B7/00

CPC classification number: B81B7/0048 ,  B81B2201/0264 ,  B81B2203/0109 ,  B81C2201/019 ,  B81C2203/032 ,  G01L19/147 ,  H01L2224/29188 ,  H01L2924/10155

Abstract: A semiconductor die is attached to a substrate by a glass frit layer. Gas that might be trapped between the die and the glass frit layer during firing of the glass frit can escape through passages that are formed against the bottom surface of the die by topographies that extend away from and which are substantially orthogonal to the bottom of the die.

Abstract translation: 半导体管芯通过玻璃料层附接到基板。 在烧结玻璃料期间可能被捕获在模具和玻璃料层之间的气体可以通过通过离开模具的底部表面形成的通道的形状逃逸，该拓扑结构远离模具并且基本上垂直于模具的底部 。