公开(公告)号：WO2012170129A3

公开(公告)日：2013-03-14

申请号：PCT/US2012036401

申请日：2012-05-03

Applicant: MICRON TECHNOLOGY INC ,  WOOD ALAN G ,  IRELAND PHILIP J

Inventor： WOOD ALAN G ,  IRELAND PHILIP J

IPC: H01L21/28 ,  H01L21/768

CPC classification number: H01L23/5226 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/5283 ,  H01L24/03 ,  H01L24/05 ,  H01L2224/03444 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/03462 ,  H01L2224/0347 ,  H01L2224/0348 ,  H01L2224/03845 ,  H01L2224/05009 ,  H01L2224/05022 ,  H01L2224/05025 ,  H01L2224/05026 ,  H01L2224/05027 ,  H01L2224/05083 ,  H01L2224/05094 ,  H01L2224/05096 ,  H01L2224/05147 ,  H01L2224/05157 ,  H01L2224/05176 ,  H01L2224/05181 ,  H01L2224/05187 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2924/04953 ,  H01L2924/0496 ,  H01L2924/01074 ,  H01L2924/04941

Abstract: Some embodiments include methods of forming interconnects through semiconductor substrates. An opening may be formed to extend partway through a semiconductor substrate, and part of an interconnect may be formed within the opening. Another opening may be formed to extend from a second side of the substrate to the first part of the interconnect, and another part of the interconnect may be formed within such opening. Some embodiments include semiconductor constructions having a first part of a through-substrate interconnect extending partially through a semiconductor substrate from a first side of the substrate; and having a second part of the through-substrate interconnect extending from a second side of the substrate and having multiple separate electrically conductive fingers that all extend to the first part of the interconnect.

Abstract translation: 一些实施例包括通过半导体衬底形成互连的方法。 可以形成开口以在半导体衬底的中途延伸，并且可以在开口内形成一部分互连。 另一个开口可以形成为从基板的第二侧延伸到互连的第一部分，并且互连的另一部分可以形成在该开口内。 一些实施例包括半导体结构，其具有从衬底的第一侧部分延伸穿过半导体衬底的穿透衬底互连件的第一部分; 并且具有从所述衬底的第二侧延伸的所述贯通衬底互连件的第二部分，并且具有全部延伸到所述互连件的第一部分的多个分离的导电指状物。

公开(公告)号：WO2012131075A1

公开(公告)日：2012-10-04

申请号：PCT/EP2012/055894

申请日：2012-03-30

Applicant: SOITEC ,  COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES ,  SADAKA, Mariam ,  RADU, Ionut ,  LANDRU, Didier ,  DI CIOCCIO, Lea

Inventor： SADAKA, Mariam ,  RADU, Ionut ,  LANDRU, Didier ,  DI CIOCCIO, Lea

IPC: H01L21/60 ,  H01L23/485

CPC classification number: H01L24/03 ,  H01L23/481 ,  H01L24/05 ,  H01L24/08 ,  H01L24/80 ,  H01L2224/03452 ,  H01L2224/03464 ,  H01L2224/03466 ,  H01L2224/03845 ,  H01L2224/03848 ,  H01L2224/039 ,  H01L2224/03901 ,  H01L2224/05546 ,  H01L2224/08121 ,  H01L2224/08146 ,  H01L2224/0903 ,  H01L2224/80097 ,  H01L2224/80099 ,  H01L2224/80201 ,  H01L2224/80357 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01067 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01082 ,  H01L2224/034

Abstract: Methods of bonding together semiconductor structures include annealing a first metal feature on a first semiconductor structure, bonding the first metal feature to a second metal feature of a second semiconductor structure to form a bonded metal structure that comprises the first metal feature and the second metal feature, and annealing the bonded metal structure. Annealing the first metal feature may comprise subjecting the first metal feature to a pre-bonding thermal budget, and annealing the bonded metal structure may comprise subjecting the bonded metal structure to a post-bonding thermal budget that is less than the pre-bonding thermal budget. Bonded semiconductor structures are fabricated using such methods.

Abstract translation: 将半导体结构结合在一起的方法包括退火第一半导体结构上的第一金属特征，将第一金属特征结合到第二半导体结构的第二金属特征，以形成包含第一金属特征和第二金属特征 ，并对结合的金属结构进行退火。 退火第一金属特征可以包括使第一金属特征经受预结合热预算，并且对接合的金属结构进行退火可以包括使结合的金属结构经受低于预粘合热预算的后粘合热预算 。 使用这种方法制造粘合的半导体结构。

公开(公告)号：WO2013161891A1

公开(公告)日：2013-10-31

申请号：PCT/JP2013/062100

申请日：2013-04-24

Applicant: 須賀 唯知 ,  ボンドテック株式会社

Inventor： 須賀　唯知 ,  山内　朗

IPC: H01L21/60 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H05K3/32

CPC classification number: H01L25/0652 ,  B23K31/02 ,  B23K37/00 ,  B23K37/0408 ,  B23K2201/40 ,  H01L21/6836 ,  H01L22/10 ,  H01L23/10 ,  H01L23/562 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/08 ,  H01L24/09 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/73 ,  H01L24/74 ,  H01L24/742 ,  H01L24/743 ,  H01L24/75 ,  H01L24/80 ,  H01L24/81 ,  H01L24/83 ,  H01L24/94 ,  H01L24/95 ,  H01L25/105 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2224/0384 ,  H01L2224/03845 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05611 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/06134 ,  H01L2224/0615 ,  H01L2224/06177 ,  H01L2224/08145 ,  H01L2224/08225 ,  H01L2224/09181 ,  H01L2224/1184 ,  H01L2224/11845 ,  H01L2224/13009 ,  H01L2224/13016 ,  H01L2224/13017 ,  H01L2224/13021 ,  H01L2224/13022 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/14134 ,  H01L2224/1415 ,  H01L2224/14177 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/17181 ,  H01L2224/27009 ,  H01L2224/2755 ,  H01L2224/27823 ,  H01L2224/2784 ,  H01L2224/27845 ,  H01L2224/29111 ,  H01L2224/29144 ,  H01L2224/29147 ,  H01L2224/29155 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/33181 ,  H01L2224/73103 ,  H01L2224/74 ,  H01L2224/7501 ,  H01L2224/75101 ,  H01L2224/75102 ,  H01L2224/7525 ,  H01L2224/75251 ,  H01L2224/75252 ,  H01L2224/75283 ,  H01L2224/753 ,  H01L2224/75301 ,  H01L2224/7531 ,  H01L2224/75501 ,  H01L2224/75502 ,  H01L2224/7565 ,  H01L2224/75701 ,  H01L2224/75702 ,  H01L2224/75753 ,  H01L2224/75802 ,  H01L2224/75804 ,  H01L2224/75824 ,  H01L2224/75842 ,  H01L2224/7598 ,  H01L2224/80003 ,  H01L2224/8001 ,  H01L2224/80013 ,  H01L2224/80065 ,  H01L2224/8013 ,  H01L2224/80132 ,  H01L2224/80143 ,  H01L2224/80201 ,  H01L2224/80203 ,  H01L2224/8022 ,  H01L2224/8023 ,  H01L2224/80447 ,  H01L2224/8083 ,  H01L2224/80907 ,  H01L2224/81002 ,  H01L2224/8101 ,  H01L2224/81013 ,  H01L2224/81065 ,  H01L2224/8113 ,  H01L2224/81132 ,  H01L2224/81143 ,  H01L2224/81193 ,  H01L2224/81201 ,  H01L2224/81203 ,  H01L2224/8122 ,  H01L2224/8123 ,  H01L2224/81447 ,  H01L2224/81801 ,  H01L2224/81805 ,  H01L2224/8183 ,  H01L2224/81907 ,  H01L2224/83002 ,  H01L2224/8301 ,  H01L2224/83013 ,  H01L2224/83048 ,  H01L2224/83051 ,  H01L2224/83065 ,  H01L2224/83091 ,  H01L2224/8313 ,  H01L2224/83132 ,  H01L2224/83136 ,  H01L2224/83143 ,  H01L2224/83193 ,  H01L2224/83201 ,  H01L2224/83203 ,  H01L2224/8322 ,  H01L2224/8323 ,  H01L2224/83234 ,  H01L2224/83355 ,  H01L2224/83447 ,  H01L2224/83801 ,  H01L2224/8383 ,  H01L2224/83894 ,  H01L2224/83907 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06565 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/01322 ,  H01L2924/10157 ,  H01L2924/10253 ,  H01L2924/3511 ,  H01L2224/81 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/01047 ,  H01L2224/80 ,  H01L2224/83 ,  H01L2924/00

Abstract: 【課題】接合界面に樹脂などの望ましくない残存物を残さないようにして、チップとウエハとの間又は積層された複数のチップ間の電気的接続を確立し機械的強度を上げる、ウエハ上にチップを効率よく接合する技術を提供すること。 【解決手段】金属領域を有するチップ側接合面を有する複数のチップを、複数の接合部を有する基板に接合する方法が、チップ側接合面の金属領域を、表面活性化処理し、かつ親水化処理するステップ（Ｓ１）と、基板の接合部を表面活性化処理し、かつ親水化処理するステップ（Ｓ２）と、表面活性化処理されかつ親水化処理された複数のチップを、それぞれ、チップの金属領域が基板の接合部に接触するように、表面活性化処理されかつ親水化処理された基板の対応する接合部上に取り付けるステップ（Ｓ３）と、基板と基板上に取り付けられた複数のチップとを含む構造体を加熱するステップ（Ｓ４）とを備える。

Abstract translation: [问题]提供一种用于将晶片高效地接合到晶片而不在接合界面上留下不需要的残留物（例如树脂）的技术，建立芯片和晶片之间或多个分层芯片之间的电连接并增加机械强度。 [解决方案]本发明的用于将包含金属区域的芯片侧接合表面的多个芯片接合到包括多个接合部分的基板的本发明的方法具有以下步骤：（S1）其中芯片的金属区域 接合表面进行表面活化处理和亲水化处理; 步骤（S2），其中对所述基板的接合部进行表面活化处理和亲水化处理; 已经进行表面活化处理和亲水化处理的多个芯片中的每一个被附着到已进行了表面活化处理和亲水化处理的基板上的相应接合部分的步骤（S3） 处理，使得芯片的金属区域与基板的接合部分接触; 以及步骤（S4），其中包括基板和附接到基板的多个芯片的结构被加热。

公开(公告)号：WO2011008893A1

公开(公告)日：2011-01-20

申请号：PCT/US2010/042026

申请日：2010-07-14

Applicant: IO SEMICONDUCTOR ,  NYGAARD, Paul A. ,  MOLIN, Stuart B. ,  STUBER, Michael A.

Inventor： NYGAARD, Paul A. ,  MOLIN, Stuart B. ,  STUBER, Michael A.

IPC: H01L21/84 ,  H01L27/12 ,  H01L21/336 ,  H01L29/786

CPC classification number: H01L27/1207 ,  H01L21/76256 ,  H01L21/78 ,  H01L21/84 ,  H01L23/36 ,  H01L23/3677 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L24/11 ,  H01L24/13 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/80 ,  H01L24/83 ,  H01L24/94 ,  H01L27/1203 ,  H01L29/78603 ,  H01L29/78606 ,  H01L2221/6834 ,  H01L2221/6835 ,  H01L2221/68377 ,  H01L2224/03002 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/03462 ,  H01L2224/03464 ,  H01L2224/03845 ,  H01L2224/0401 ,  H01L2224/05572 ,  H01L2224/08225 ,  H01L2224/11002 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16227 ,  H01L2224/29186 ,  H01L2224/29188 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/48 ,  H01L2224/80006 ,  H01L2224/8022 ,  H01L2224/80801 ,  H01L2224/80894 ,  H01L2224/83005 ,  H01L2224/8322 ,  H01L2224/83801 ,  H01L2224/8385 ,  H01L2224/9202 ,  H01L2224/9212 ,  H01L2224/92142 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/1305 ,  H01L2924/14 ,  H01L2924/3011 ,  H01L2924/3511 ,  H01L2924/014 ,  H01L2224/11 ,  H01L2924/00 ,  H01L2924/053 ,  H01L2924/00012 ,  H01L2224/83 ,  H01L2224/80 ,  H01L2224/03 ,  H01L2224/45099

Abstract: Embodiments of the present invention provide for the dissipation of heat from semiconductor-on-insulator (SOI) structures. In one embodiment, a method for fabricating an integrated circuit is disclosed. In a first step, active circuitry is formed in an active layer of a SOI wafer. In a second step, substrate material is removed from a substrate layer disposed on a back side of the SOI wafer. In a third step, insulator material is removed from the back side of the SOI wafer to form an excavated insulator region. In a fourth step, a thermal dissipation layer is deposited on said excavated insulator region. The thermal dissipation layer is thermally conductive and electrically insulating.

Abstract translation: 本发明的实施例提供了绝缘体上半导体（SOI）结构的散热。 在一个实施例中，公开了一种用于制造集成电路的方法。 在第一步中，在SOI晶片的有源层中形成有源电路。 在第二步骤中，从设置在SOI晶片的背面的衬底层去除衬底材料。 在第三步骤中，绝缘体材料从SOI晶片的背面去除以形成挖掘的绝缘体区域。 在第四步骤中，在所述挖掘的绝缘体区域上沉积散热层。 散热层是导热和电绝缘的。

公开(公告)号：WO2015128399A2

公开(公告)日：2015-09-03

申请号：PCT/EP2015053984

申请日：2015-02-26

Applicant: COMMISSARIAT L ÉNERGIE ATOMIQUE ET AUX ÉNERGIES ALTERNATIVES

Inventor： GONDCHARTON PAUL ,  BENAISSA LAMINE ,  IMBERT BRUNO ,  MORICEAU HUBERT

IPC: H01L21/60 ,  H01L21/768 ,  H01L21/98 ,  H01L23/485

CPC classification number: H01L24/83 ,  H01L21/185 ,  H01L24/03 ,  H01L24/05 ,  H01L24/27 ,  H01L24/29 ,  H01L24/80 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/0381 ,  H01L2224/03845 ,  H01L2224/05073 ,  H01L2224/0508 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05186 ,  H01L2224/05571 ,  H01L2224/05647 ,  H01L2224/2745 ,  H01L2224/2755 ,  H01L2224/27845 ,  H01L2224/29147 ,  H01L2224/80055 ,  H01L2224/80357 ,  H01L2224/8083 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/8092 ,  H01L2224/80948 ,  H01L2224/83895 ,  H01L2225/06524 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01008 ,  H01L2924/01015 ,  H01L2924/01016 ,  H01L2924/01017 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/00014 ,  H01L2924/049 ,  H01L2924/00012

Abstract: Process for producing a structure by direct adhesive bonding of two elements comprising the production of the elements to be assembled and the assembly of said elements, in which the production of the elements to be assembled comprises the steps: - deposition on a substrate of a TiN layer by physical vapour deposition, - deposition of a copper layer on the TiN layer, and in which the assembly of said elements comprises the steps: - polishing the surfaces of the copper layers intended to come into contact so that they have a roughness of less than 1 nm RMS and hydrophilic properties, - bringing said surfaces into contact, - storing said structure at atmospheric pressure and at ambient temperature.

Abstract translation: 用于通过直接粘合两种元件来生产结构的方法，包括要组装的元件的生产和所述元件的组装，其中要组装的元件的生产包括以下步骤： - 沉积在TiN的基底上 层，通过物理气相沉积， - 在TiN层上沉积铜层，并且其中所述元件的组件包括以下步骤： - 抛光用于接触的铜层的表面，使得它们具有较小的粗糙度 超过1nm的RMS和亲水性， - 使所述表面接触， - 在大气压和环境温度下储存所述结构。

公开(公告)号：WO2013167553A1

公开(公告)日：2013-11-14

申请号：PCT/EP2013/059421

申请日：2013-05-06

Applicant: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES

Inventor： HUET, Stéphanie ,  AIT-MANI, Abdenacer ,  DI CIOCCIO, Léa

IPC: H01L27/146

CPC classification number: H01L27/1469 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L24/19 ,  H01L24/80 ,  H01L27/14632 ,  H01L27/14636 ,  H01L27/1465 ,  H01L27/14687 ,  H01L27/14692 ,  H01L2224/03845 ,  H01L2224/04105 ,  H01L2224/05571 ,  H01L2224/05647 ,  H01L2224/08147 ,  H01L2224/19 ,  H01L2224/221 ,  H01L2224/80201 ,  H01L2224/80357 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/80948 ,  H01L2224/96 ,  H01L2924/00014 ,  H01L2924/12036 ,  H01L2924/12043 ,  H01L2924/351 ,  H01L2224/80001 ,  H01L2924/00012 ,  H01L2224/05552 ,  H01L2924/00

Abstract: Procédé de réalisation d'au moins un détecteur infrarouge photosensible par assemblage d'un premier composant (100, 230) électronique comportant une pluralité de photodiodes (110) sensibles au rayonnement infrarouge et d'un deuxième composant (400) électronique comprenant au moins un circuit électronique de lecture de la pluralité de photodiodes, le procédé étant caractérisé en ce qu'il comprend : l'obtention sur chacun des premier (100, 230) et deuxième (400) composants d'une face de liaison (192, 492) formée au moins partiellement par une couche (210, 405) à base d'oxyde de silicium (Si02); une étape de collage du premier composant (100, 230) et du deuxième composant (400) par leurs faces de liaison (192, 492), réalisant ainsi le collage direct des deux composants (100, 230, 400). Ce procédé permet de simplifier l'hybridation de composants hétérogènes pour réaliser un détecteur infrarouge. L'invention porte également sur un détecteur infrarouge et sur un ensemble pour la réalisation d'un tel détecteur.

Abstract translation: 本发明涉及通过组装包括对红外辐射敏感的多个光电二极管（110）的第一电子部件（100,230）和第二电子部件（400）来生产至少一个光敏红外检测器的方法，所述第二电子部件包括至少一个电子部件 该电路用于读取多个光电二极管，其特征在于它包括：在第一（100,230）和第二（400）部件中的每一个上产生至少部分形成的连接表面（192,492） 通过含有氧化硅（SiO 2）的层（210,405）; 以及通过其连接表面（192,492）粘附第一部件（100,230）和第二部件（400）的步骤，使得能够直接粘合两个部件（100,230,400）。 该方法能够简化用于生产红外检测器的异质组件的杂交。 本发明还涉及红外检测器和用于生产这种检测器的组件。

公开(公告)号：WO2013138006A1

公开(公告)日：2013-09-19

申请号：PCT/US2013/025758

申请日：2013-02-12

Applicant: MICRON TECHNOLOGY, INC.

Inventor： GANDHI, Jaspreet, S.

IPC: H01L21/28 ,  H01L21/304

CPC classification number: H01L24/14 ,  H01L21/6835 ,  H01L21/7684 ,  H01L21/76898 ,  H01L23/3171 ,  H01L23/3192 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2224/03462 ,  H01L2224/0347 ,  H01L2224/0361 ,  H01L2224/03825 ,  H01L2224/0384 ,  H01L2224/03845 ,  H01L2224/03914 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05016 ,  H01L2224/05018 ,  H01L2224/05019 ,  H01L2224/05022 ,  H01L2224/05023 ,  H01L2224/05025 ,  H01L2224/0508 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05555 ,  H01L2224/05556 ,  H01L2224/05564 ,  H01L2224/05568 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/11622 ,  H01L2224/1182 ,  H01L2224/1184 ,  H01L2224/13023 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2924/00014 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01044 ,  H01L2924/01046 ,  H01L2924/05042 ,  H01L2924/0538 ,  H01L2924/05442 ,  H01L2924/07025 ,  H01L2924/10253 ,  H01L2924/01029 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2224/05552

Abstract: Some embodiments include a planarization method. A liner is formed across a semiconductor substrate and along posts that extending upwardly from the substrate. Organic fill material is formed over the liner and between the posts. A planarized surface is formed which extends across the posts and across one or both of the liner and the fill material. Some embodiments include a semiconductor construction containing a semiconductor die. Electrically conductive posts extend through the die. The posts have upper surfaces above a backside surface of the die, and have sidewall surfaces extending between the backside surface and the upper surfaces. A liner is across the backside surface of the die and along the sidewall surfaces of the posts. Electrically conductive caps are over the upper surfaces of the posts, and have rims along the liner adjacent the sidewall surfaces of the posts.

Abstract translation: 一些实施例包括平面化方法。 衬套跨越半导体衬底并沿着从衬底向上延伸的柱形成。 有机填充材料形成在衬里上和柱之间。 形成平面化的表面，该平面化表面延伸穿过柱并穿过衬套和填充材料中的一个或两个。 一些实施例包括包含半导体管芯的半导体结构。 导电柱延伸穿过模具。 柱具有在模具的背面上方的上表面，并且具有在背面和上表面之间延伸的侧壁表面。 衬套穿过模具的后表面并且沿着柱的侧壁表面。 导电盖在柱的上表面之上，并且沿着邻近柱的侧壁表面的衬垫具有边缘。

公开(公告)号：WO2016083332A1

公开(公告)日：2016-06-02

申请号：PCT/EP2015/077424

申请日：2015-11-24

Applicant: IMEC VZW

Inventor： KIM, Soon-Wook ,  PENG, Lan ,  VERDONCK, Patrick ,  MILLER, Robert ,  BEYER, Gerald ,  BEYNE, Eric

IPC: H01L21/60 ,  H01L23/31

CPC classification number: H01L24/83 ,  H01L21/02065 ,  H01L21/02164 ,  H01L21/02167 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/31053 ,  H01L23/3192 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L24/32 ,  H01L24/80 ,  H01L25/0657 ,  H01L2224/03452 ,  H01L2224/03462 ,  H01L2224/03616 ,  H01L2224/03845 ,  H01L2224/03848 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/05576 ,  H01L2224/05686 ,  H01L2224/08121 ,  H01L2224/08145 ,  H01L2224/32501 ,  H01L2224/80097 ,  H01L2224/80201 ,  H01L2224/80357 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/80948 ,  H01L2224/83031 ,  H01L2224/83047 ,  H01L2224/83048 ,  H01L2224/83359 ,  H01L2924/00012 ,  H01L2924/0504 ,  H01L2924/00014 ,  H01L2924/20106 ,  H01L2924/2011

Abstract: A method for bonding a first semiconductor substrate to a second semiconductor substrate by direct bonding is described. The substrates are both provided on their contact surfaces with a dielectric layer, followed by a CMP step for reducing the roughness of the dielectric layer. Then a layer of SiCN is deposited onto the dielectric layer, followed by a CMP step which reduces the roughness of the SiCN layer to the order of 1 tenth of a nanometre. Then the substrates are subjected to a pre-bond annealing step and then bonded by direct bonding, possibly preceded by one or more pre- treatments of the contact surfaces, and followed by a post- bond annealing step, at a temperature of less than or equal to 250°C. It has been found that the bond strength is excellent, even at the above named annealing temperatures, which are lower than presently known in the art.

Abstract translation: 描述通过直接接合将第一半导体衬底接合到第二半导体衬底的方法。 这些基板都在其接触表面上设置有电介质层，接着是用于减小电介质层粗糙度的CMP步骤。 然后将一层SiCN沉积到介电层上，随后是CMP步骤，其将SiCN层的粗糙度降低到十分之一纳米。 然后将基板进行预结合退火步骤，然后通过直接接合进行粘合，可能之前是接触表面的一个或多个预处理，然后是后接合退火步骤，其温度低于或等于 等于250°C。 已经发现，即使在上述命名的退火温度下，粘合强度也是优异的，其比现有技术中已知的低。

公开(公告)号：WO2012170129A2

公开(公告)日：2012-12-13

申请号：PCT/US2012/036401

申请日：2012-05-03

Applicant: MICRON TECHNOLOGY, INC. ,  WOOD, Alan, G. ,  IRELAND, Philip, J.

Inventor： WOOD, Alan, G. ,  IRELAND, Philip, J.

IPC: H01L21/28 ,  H01L21/768

CPC classification number: H01L23/5226 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/5283 ,  H01L24/03 ,  H01L24/05 ,  H01L2224/03444 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/03462 ,  H01L2224/0347 ,  H01L2224/0348 ,  H01L2224/03845 ,  H01L2224/05009 ,  H01L2224/05022 ,  H01L2224/05025 ,  H01L2224/05026 ,  H01L2224/05027 ,  H01L2224/05083 ,  H01L2224/05094 ,  H01L2224/05096 ,  H01L2224/05147 ,  H01L2224/05157 ,  H01L2224/05176 ,  H01L2224/05181 ,  H01L2224/05187 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2924/04953 ,  H01L2924/0496 ,  H01L2924/01074 ,  H01L2924/04941

Abstract: Some embodiments include methods of forming interconnects through semiconductor substrates. An opening may be formed to extend partway through a semiconductor substrate, and part of an interconnect may be formed within the opening. Another opening may be formed to extend from a second side of the substrate to the first part of the interconnect, and another part of the interconnect may be formed within such opening. Some embodiments include semiconductor constructions having a first part of a through-substrate interconnect extending partially through a semiconductor substrate from a first side of the substrate; and having a second part of the through-substrate interconnect extending from a second side of the substrate and having multiple separate electrically conductive fingers that all extend to the first part of the interconnect.

Abstract translation: 一些实施例包括通过半导体衬底形成互连的方法。 可以形成开口以在半导体衬底的中途延伸，并且可以在开口内形成一部分互连。 另一个开口可以形成为从基板的第二侧延伸到互连的第一部分，并且互连的另一部分可以形成在该开口内。 一些实施例包括半导体结构，其具有从衬底的第一侧部分延伸穿过半导体衬底的穿透衬底互连件的第一部分; 并且具有从所述衬底的第二侧延伸的所述贯通衬底互连件的第二部分，并且具有全部延伸到所述互连件的第一部分的多个分离的导电指状物。

公开(公告)号：WO2012130730A1

公开(公告)日：2012-10-04

申请号：PCT/EP2012/055119

申请日：2012-03-22

Applicant: SOITEC ,  SADAKA, Mariam ,  RADU, Ionut ,  LANDRU, Didier

Inventor： SADAKA, Mariam ,  RADU, Ionut ,  LANDRU, Didier

IPC: H01L21/60 ,  H01L23/485

CPC classification number: H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L24/80 ,  H01L2224/0312 ,  H01L2224/03466 ,  H01L2224/0381 ,  H01L2224/03845 ,  H01L2224/03848 ,  H01L2224/03901 ,  H01L2224/05022 ,  H01L2224/05073 ,  H01L2224/05147 ,  H01L2224/05551 ,  H01L2224/05557 ,  H01L2224/05558 ,  H01L2224/05562 ,  H01L2224/05567 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/056 ,  H01L2224/05647 ,  H01L2224/0805 ,  H01L2224/0807 ,  H01L2224/08121 ,  H01L2224/08145 ,  H01L2224/08501 ,  H01L2224/0903 ,  H01L2224/80048 ,  H01L2224/80097 ,  H01L2224/80099 ,  H01L2224/80201 ,  H01L2224/80357 ,  H01L2224/8583 ,  H01L2224/85897 ,  H01L2224/85898 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01025 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01067 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/01015 ,  H01L2924/01014 ,  H01L2924/01007 ,  H01L2924/00012 ,  H01L2224/05552

Abstract: Methods of bonding together semiconductor structures include annealing metal of a feature on a semiconductor structure prior to directly bonding the feature to a metal feature of another semiconductor structure to form a bonded metal structure, and annealing the bonded metal structure after the bonding process. The thermal budget of the first annealing process may be at least as high as a thermal budget of a later annealing process. Additional methods involve forming a void in a metal feature, and annealing the metal feature to expand the metal of the feature into the void. Bonded semiconductor structures and intermediate structures are formed using such methods.

Abstract translation: 将半导体结构结合在一起的方法包括在将特征直接接合到另一半导体结构的金属特征之前的半导体结构上的特征的退火金属，以形成接合的金属结构，以及在接合工艺之后使接合的金属结构退火。 第一退火工艺的热预算可以至少等于后续退火工艺的热预算。 附加的方法包括在金属特征中形成空隙，并退火金属特征以将特征的金属扩展到空隙中。 使用这种方法形成结合的半导体结构和中间结构。