公开(公告)号：WO00077728A1

公开(公告)日：2000-12-21

申请号：PCT/FR2000/001489

申请日：2000-05-30

IPC: G06K19/077 ,  H01L23/485 ,  H01L23/498

CPC classification number: H01L24/10 ,  G06K19/07749 ,  G06K19/07769 ,  H01L23/49855 ,  H01L24/13 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/01058 ,  H01L2924/01079 ,  H01L2924/00

Abstract: The invention concerns a method for making electronic devices, for instance chip cards, comprising on a support (16) at least a chip (2) and a communication interface (10, 8) connected to the chip, the communication interface including at leas an ohmic contact pad (10) and an antenna (18). The invention is characterised in that it comprises, for each or the chip, steps which consist in: a) providing a chip in the form of a very thin semiconductor (2), the chip comprising at least a first bump contact (8) designed to be connected to a corresponding ohmic contact pad (10) and at least a second bump contact (14) designed to be connected to the antenna; b) providing a support (16) comprising an antenna having at least a connection point with a second corresponding bump contact of the chip; c) producing one face of the chip at least part of an ohmic contact pad connected to a first bump contact of the chip; d) transferring said chip onto the support with the or each contact pad facing outwards opposite said support; and e) fixing the or the second bump contact(s) of the chip at the corresponding connection point(s) of the antenna. The invention also concerns a chip card produced by said technology.

Abstract translation: 本发明涉及一种用于制造电子设备（例如，芯片卡）的方法，其包括至少一个芯片（2）的支持（16）和连接到该芯片的通信接口（10,8），该通信接口包括： 欧姆接触垫（10）和天线（18）。 本发明的特征在于，对于每个或芯片，其包括以下步骤：a）提供非常薄的半导体（2）形式的芯片，所述芯片包括至少设计的第一凸块接触（8） 连接到相应的欧姆接触焊盘（10）和设计成连接到天线的至少第二突起接触（14）; b）提供包括天线的支撑件（16），所述天线至少具有与所述芯片的第二对应凸块接触点的连接点; c）产生所述芯片的一个面，所述至少一部分欧姆接触焊盘连接到所述芯片的第一凸起接触; d）将所述芯片转移到所述支撑件上，其中所述或每个接触垫面向着与所述支撑件相对的向外; 以及e）将所述芯片的所述或所述第二凸起接触件固定在所述天线的对应连接点处。 本发明还涉及由所述技术生产的芯片卡。

公开(公告)号：WO00003569A1

公开(公告)日：2000-01-20

申请号：PCT/US1999/000322

申请日：1999-01-04

IPC: G01R31/26 ,  G01R1/04 ,  G01R1/067 ,  G01R1/073 ,  G01R31/28 ,  H01L21/60 ,  H01L21/66 ,  H01R12/57 ,  H01R12/71 ,  H01R12/85 ,  H05K1/14 ,  H05K3/30 ,  H05K3/32 ,  H05K3/36 ,  H05K3/40 ,  H01R9/09

CPC classification number: G01R1/0466 ,  G01R1/06711 ,  G01R1/07307 ,  G01R1/07342 ,  G01R1/07378 ,  G01R31/2886 ,  H01L21/67005 ,  H01L24/10 ,  H01L24/13 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05024 ,  H01L2224/05026 ,  H01L2224/0508 ,  H01L2224/051 ,  H01L2224/05568 ,  H01L2224/05569 ,  H01L2224/056 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01033 ,  H01L2924/01051 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/3025 ,  H01R12/57 ,  H01R12/714 ,  H01R12/853 ,  H01R13/2407 ,  H05K3/303 ,  H05K3/325 ,  H05K3/4092 ,  H05K2201/10568 ,  H05K2201/2036 ,  Y10S439/948 ,  H01L2924/00 ,  H01L2924/00014

Abstract: Interconnect assembly for printed circuit boards and method for forming them. In one example of the invention, an interconnect assembly comprises a substrate, a resilient contact element and a stop structure. The resilient contact element is disposed on the substrate and has at least a portion thereof which is capable of moving to a first position, which is defined by the stop structure, in which the resilient contact element is in mechanical and electrical contact with another contact element. In another example of the invention, a stop structure is disposed on a first substrate with a first contact element, and this stop structure defines a first position of a resilient contact element, disposed on a second substrate, in which the resilient contact element is in mechanical and electrical contact with the first contact element. Other aspects of the invention include methods of forming the stop structure and using the structure to perform testing of integrated circuits, including for example a semiconductor wafer of integrated circuits.

Abstract translation: 用于印刷电路板的互连组件及其形成方法。 在本发明的一个示例中，互连组件包括基板，弹性接触元件和止动结构。 弹性接触元件设置在基板上并具有至少一部分能够移动到由止动结构限定的第一位置，其中弹性接触元件与另一个接触元件机械地和电接触 。 在本发明的另一示例中，止动结构设置在具有第一接触元件的第一基板上，并且该止动结构限定弹性接触元件的第一位置，该第一位置设置在第二基板上，弹性接触元件位于其中 与第一接触元件机械和电接触。 本发明的其他方面包括形成停止结构并使用该结构来执行集成电路的测试的方法，所述集成电路包括例如集成电路的半导体晶片。

公开(公告)号：WO99049507A1

公开(公告)日：1999-09-30

申请号：PCT/US1999/006348

申请日：1999-03-17

IPC: H01L21/60 ,  H01L23/485 ,  H05K3/32

CPC classification number: H01L24/10 ,  H01L24/13 ,  H01L24/81 ,  H01L2224/05124 ,  H01L2224/05155 ,  H01L2224/05644 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2224/13144 ,  H01L2224/1319 ,  H01L2224/16 ,  H01L2224/81191 ,  H01L2224/81801 ,  H01L2224/83192 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01039 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/07802 ,  H01L2924/14 ,  H05K3/321 ,  H05K2201/10674 ,  H05K2201/10977 ,  H05K2201/10984 ,  H05K2203/1189 ,  Y10T29/49144 ,  Y10T29/49155 ,  Y10T29/4921 ,  Y10T29/49211 ,  Y10T29/53178 ,  H01L2924/00 ,  H01L2924/00014

Abstract: In a flip chip bonding method, polymer bumps (2) are formed, using a bonding tool, on an IC chip (1), held via suction to the bonding tool. An insulating adhesive film (5) is pressed onto the upper surface of a circuit board held via suction with a suction stage. Heat is then applied to bring the film into close contact with bond pads (4) of the circuit board (3). At this point, the bonding tool is moved downward, bonding the polymer bumps to the circuit board electrodes. During the time of this downward movement, bonding of the polymer bumps to the circuit board bond pads can be achieved by piercing the insulating adhesive film with the polymer bumps, and it is found that strong bonding can be achieved with adequate reliability. This method eliminates the need for a process in which through-holes must be pierced in the insulating adhesive film to accommodate the polymer bumps.

Abstract translation: 在倒装芯片接合方法中，使用接合工具在IC芯片（1）上形成聚合物凸块（2），所述芯片通过抽吸保持在所述接合工具上。 绝缘粘合膜（5）被按压到通过抽吸而保持的电路板的上表面。 然后施加热量以使膜与电路板（3）的接合焊盘（4）紧密接触。 此时，接合工具向下移动，将聚合物凸块接合到电路板电极。 在这种向下移动的时间期间，通过用聚合物凸块刺穿绝缘粘合剂膜，可以实现聚合物凸块与电路板接合焊盘的接合，并且发现可以以足够的可靠性实现牢固的接合。 该方法不需要在绝缘粘合剂膜中穿透通孔以适应聚合物凸块的过程。

公开(公告)号：WO98052225A1

公开(公告)日：1998-11-19

申请号：PCT/US1998/009793

申请日：1998-05-13

IPC: H01L23/485

CPC classification number: H01L24/10 ,  H01L24/13 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05169 ,  H01L2224/05644 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01047 ,  H01L2924/01057 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/04953 ,  H01L2924/12036 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30107 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/013

Abstract: A method and apparatus for an electronic component package using wafer level processing is provided. Posts (1935) are formed on the active side of the substrate (1910) of an electronic component. A conductive layer (1945) leads the contact areas of the electronic component to the tops of the posts (1935). The conductive layer (1945) on the top of the posts (1935) acting as leads, attaching to traces on a printed circuit board.

Abstract translation: 提供一种使用晶片级处理的电子元件封装的方法和装置。 端子（1935）形成在电子部件的基板（1910）的有源侧上。 导电层（1945）将电子部件的接触区域引导到柱的顶部（1935）。 位于柱（1935）顶部的导电层（1945）用作引线，附着在印刷电路板上的迹线上。

公开(公告)号：WO9716866A3

公开(公告)日：1997-06-19

申请号：PCT/US9608328

申请日：1996-05-28

Applicant: FORMFACTOR INC ,  KHANDROS IGOR Y ,  CHANG SUNG CHUL ,  SMITH WILLIAM D

Inventor： KHANDROS IGOR Y ,  CHANG SUNG CHUL ,  SMITH WILLIAM D

IPC: H01L21/60 ,  B23K20/00 ,  C23C18/16 ,  C25D5/08 ,  C25D5/22 ,  C25D7/12 ,  C25D21/02 ,  H01L21/00 ,  H01L21/48 ,  H01L21/603 ,  H01L21/66 ,  H01L23/32 ,  H01L23/48 ,  H01L23/485 ,  H01L23/49 ,  H01L23/498 ,  H01L25/16 ,  H05K3/32 ,  H01R

CPC classification number: B23K20/004 ,  C25D5/08 ,  C25D5/22 ,  C25D7/12 ,  C25D21/02 ,  H01L21/4853 ,  H01L21/4889 ,  H01L22/20 ,  H01L23/49811 ,  H01L24/10 ,  H01L24/13 ,  H01L24/45 ,  H01L24/72 ,  H01L24/81 ,  H01L25/16 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2224/16145 ,  H01L2224/45014 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/81801 ,  H01L2224/85201 ,  H01L2224/85205 ,  H01L2225/0651 ,  H01L2225/06527 ,  H01L2225/06555 ,  H01L2225/06572 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01045 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01051 ,  H01L2924/01057 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/1532 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/3025 ,  H05K3/326 ,  H01L2924/00 ,  H01L2224/48

Abstract: A plurality of free-standing spring elements (512) are mounted to a surface (510a) of a carrier substrate (510). The carrier substrate (510) is mounted to a surface (502a) of a semiconductor device (502). Bond pads (504) of the semiconductor device are connected to the spring elements (512) by bond wires (520) extending between the bond pads (504) and terminals (516) associated with the spring elements. Alternatively, the carrier is flip-chip reflow soldered to the semiconductor device. The carrier substrate (510) is suitably mounted to one or more semiconductor devices (532, 534) prior to the semiconductor devices being singulated from a semiconductor wafer upon which they are formed. Resilience and compliance to effect pressure connections to the semiconductor device (502) are provided by the spring elements (512) extending from the carrier substrate (510), per se. Hence, the carrier substrate (510) suitably remains rigid with respect to the semiconductor device (502). The carrier substrate (510) is advantageously pre-fabricated, by mounting the spring elements (512) thereto prior to mounting the carrier substrate to the semiconductor device(s).

公开(公告)号：WO1989002653A1

公开(公告)日：1989-03-23

申请号：PCT/US1988003084

申请日：1988-09-08

Applicant: IRVINE SENSORS CORPORATION

Inventor： IRVINE SENSORS CORPORATION ,  GO, Tiong, C.

IPC: H01L23/12

CPC classification number: H01L24/10 ,  H01L24/13 ,  H01L24/81 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2224/13109 ,  H01L2224/16105 ,  H01L2224/81141 ,  H01L2224/81193 ,  H01L2224/81194 ,  H01L2224/81801 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01018 ,  H01L2924/01027 ,  H01L2924/01033 ,  H01L2924/01039 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/01051 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/00

Abstract: A bump bonding process and product are disclosed in which both pressure and heating are used in situations where the temperature should not exceed a predetermined amount, e.g., bonding of a photoconductor array to a module containing electronic processing devices. The bonding process involves eutectic alloying of indium and bismuth, thus allowing welding of the bumps at a temperature substantially below the two metals' melting points. In one version of the invention, bumps (24, 28) on adjacent substrates (20, 26) are directly aligned. In another version, each bump (74) on one substrate (70) is wedged between a pair of bumps (78a, 78b) on the other substrate (76).

Abstract translation: 公开了一种凸块接合工艺和产品，其中在温度不应超过预定量的情况下使用压力和加热，例如将感光体阵列结合到包含电子处理装置的模块。 接合过程涉及铟和铋的共晶合金化，允许在基本上低于两种金属熔点的温度下焊接凸块。 在本发明的一个版本中，相邻基底上的凸起直接对齐。 在另一个版本中，一个衬底上的每个凸起楔入另一衬底上的一对凸块之间。

公开(公告)号：WO2018208524A1

公开(公告)日：2018-11-15

申请号：PCT/US2018/030168

申请日：2018-04-30

Applicant: QUALCOMM INCORPORATED

Inventor： HE, Dongming ,  ZHAO, Lily ,  WANG, Wei ,  SYED, Ahmer

IPC: H01L23/485 ,  H01L21/60 ,  H01L23/31

CPC classification number: H01L24/13 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/56 ,  H01L23/291 ,  H01L23/293 ,  H01L23/3128 ,  H01L23/3171 ,  H01L23/3192 ,  H01L24/02 ,  H01L24/03 ,  H01L24/05 ,  H01L24/10 ,  H01L24/11 ,  H01L24/94 ,  H01L2224/0218 ,  H01L2224/0219 ,  H01L2224/0221 ,  H01L2224/02215 ,  H01L2224/02311 ,  H01L2224/02313 ,  H01L2224/02331 ,  H01L2224/02372 ,  H01L2224/02375 ,  H01L2224/024 ,  H01L2224/0345 ,  H01L2224/0346 ,  H01L2224/03466 ,  H01L2224/0347 ,  H01L2224/0361 ,  H01L2224/0401 ,  H01L2224/05022 ,  H01L2224/05548 ,  H01L2224/05558 ,  H01L2224/05568 ,  H01L2224/05572 ,  H01L2224/05582 ,  H01L2224/05583 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/1146 ,  H01L2224/1147 ,  H01L2224/13007 ,  H01L2224/13023 ,  H01L2224/13024 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/13565 ,  H01L2224/1357 ,  H01L2224/13655 ,  H01L2224/16238 ,  H01L2924/3512 ,  H01L2924/35121 ,  H01L2924/0544 ,  H01L2924/00012 ,  H01L2924/07025 ,  H01L2924/01028 ,  H01L2924/05042 ,  H01L2924/00014 ,  H01L2924/014

Abstract: A device comprising a semiconductor die and a redistribution portion coupled to the semiconductor die. The redistribution portion includes a passivation layer and a redistribution interconnect comprising a first surface and a second surface opposite to the first surface. The redistribution interconnect is formed over the passivation layer such that the first surface is over the passivation layer and the second surface is free of contact with any passivation layer. The device includes a bump interconnect coupled to the second surface of the redistribution interconnect. In some implementations, the bump interconnect comprises a surface that faces the redistribution interconnect, and wherein an entire surface of the bump interconnect that faces the redistribution interconnect is free of contact with the passivation layer.

公开(公告)号：WO2012107978A1

公开(公告)日：2012-08-16

申请号：PCT/JP2011/006321

申请日：2011-11-11

Applicant: パナソニック株式会社 ,  横山 賢司

Inventor： 横山　賢司

IPC: H01L21/3205 ,  H01L21/60 ,  H01L23/52

CPC classification number: H01L23/5226 ,  H01L21/563 ,  H01L23/3192 ,  H01L24/05 ,  H01L24/06 ,  H01L24/10 ,  H01L24/13 ,  H01L2224/0401 ,  H01L2224/05005 ,  H01L2224/05022 ,  H01L2224/05082 ,  H01L2224/05083 ,  H01L2224/05091 ,  H01L2224/05552 ,  H01L2224/05564 ,  H01L2224/05572 ,  H01L2224/0603 ,  H01L2224/06131 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/15311 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/00014

Abstract: 　半導体装置は、回路基板の上に半導体チップが実装された半導体装置である。半導体チップは、半導体基板１２と、半導体基板１２の上に形成された第１のパッド１３と、第１のパッド１３の上に層間絶縁膜１５を介して形成された第２のパッド１７と、層間絶縁膜１５に形成され、第１のパッド１３と第２のパッド１７とを接続するビア１６と、第２のパッド１７の上に形成され、第２のパッド１７の中央部を露出する開口部２１を有する保護膜２０と、第２のパッド１７における保護膜２０の開口部２１から露出する部分、及び保護膜２０における開口部２１の周囲に位置する部分の上に形成されたバリアメタル２３とを備えている。ビア１６の径Ｗ16は、保護膜２０の開口部２１の開口径Ｗ21よりも小さい。ビア１６の中心は、バリアメタル２３の中心と合致している。

Abstract translation: 半导体器件，其通过将半导体芯片安装在电路板上而获得。 半导体芯片设置有：半导体衬底（12）; 形成在所述半导体基板（12）上的第一焊盘（13）; 形成在第一焊盘（13）上的间隔绝缘膜（15）的第二焊盘（17）; 形成在层间绝缘膜（15）中并将第一焊盘（13）和第二焊盘（17）彼此连接的通孔（16）; 保护膜（20），其形成在所述第二焊盘（17）上并且具有第二焊盘（17）的中心部分露出的开口部分（21） 以及形成在所述第二焊盘（17）的一部分上的阻挡金属（23），所述部分通过所述保护膜（20）的开口部分（21）露出，并且在所述保护膜（20）的一部分上 ），所述部分围绕开口部分（21）。 通孔（16）的直径（W16）小于保护膜（20）的开口部（21）的开口直径（W21）。 通孔（16）的中心与阻挡金属（23）的中心重合。

公开(公告)号：WO2010122437A2

公开(公告)日：2010-10-28

申请号：PCT/IB2010/051328

申请日：2010-03-26

Applicant: NXP B.V. ,  PISCHLER, Erich

Inventor： PISCHLER, Erich

IPC: H01L23/485 ,  H01L23/498

CPC classification number: H01L24/10 ,  H01L23/49811 ,  H01L24/13 ,  H01L24/16 ,  H01L24/72 ,  H01L24/81 ,  H01L24/83 ,  H01L24/90 ,  H01L2223/6622 ,  H01L2224/0401 ,  H01L2224/05578 ,  H01L2224/13 ,  H01L2224/13078 ,  H01L2224/13099 ,  H01L2224/16106 ,  H01L2224/16235 ,  H01L2224/16237 ,  H01L2224/81898 ,  H01L2224/83136 ,  H01L2224/83851 ,  H01L2224/90 ,  H01L2924/00011 ,  H01L2924/01005 ,  H01L2924/01015 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01076 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/14 ,  H01R23/26 ,  H01R24/40 ,  H01R2103/00 ,  H05K1/0243 ,  H05K1/0298 ,  H05K1/184 ,  H05K2201/09036 ,  H05K2201/092 ,  H05K2201/09809 ,  H05K2201/09845 ,  Y10T29/49117 ,  H01L2924/3512 ,  H01L2924/00

Abstract: A male connection component (120) for connection with a correspondingly confϊgured female connection component (140) having a recess (144) extending into a main surface (170) of a female Substrate (142) of the female connection component (140), wherein the female connection component (140) comprises a plurality of electrically conductive female contacts (146) which are electrically decoupled from one another and are arranged at different height levels with regard to the main surface (170) of the female Substrate (142), the male connection component (120) comprising a male Substrate (102), a Protrusion (104) protruding from a main surface (160) of the male Substrate (102) and comprising a plurality of electrically conductive male contacts (106) which are electrically decoupled from one another and are arranged at different height levels with regard to the main surface (160) of the male Substrate (102), wherein the male connection component (120) is adapted for connection with the female connection component (140) so that upon connection, each of the plurality of electrically conductive male contacts (106) is brought in contact with one of the plurality of electrically conductive female contacts (146) for providing electric contactation at different height levels, wherein the male Substrate (102) forms at least part of one of a chip, a chip package and a circuit board.

Abstract translation: 用于与相应配置的母连接部件（140）连接的阳连接部件（120），其具有延伸到阴连接部件（140）的阴基板（142）的主表面（170）的凹部（144） ，其中所述阴连接部件（140）包括彼此电分离并且相对于所述阴基板（142）的主表面（170）设置在不同高度水平的多个导电阴触头（146） ，所述阳连接部件（120）包括阳基板（102），从所述阳基板（102）的主表面（160）突出并包括多个导电阳触头（106）的突出部（104） 相对于阳性基板（102）的主表面（160），它们彼此电分离并且布置在不同的高度水平处，其中阳连接部件（120）适于与母体 连接部件（140），使得在连接时，多个导电阳触头（106）中的每一个与多个导电阴触头（146）中的一个接触，用于在不同的高度级别提供电接触，​​其中 阳基板（102）形成芯片，芯片封装和电路板之一的至少一部分。

公开(公告)号：WO2010082248A1

公开(公告)日：2010-07-22

申请号：PCT/JP2009/005400

申请日：2009-10-16

Applicant: パナソニック株式会社 ,  佐野光 ,  藤井恭子

Inventor： 佐野光 ,  藤井恭子

IPC: H01L21/3205 ,  H01L23/12 ,  H01L23/52 ,  H01L27/14 ,  H01L31/10

CPC classification number: H01L21/76898 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L24/10 ,  H01L24/13 ,  H01L2224/0401 ,  H01L2224/13 ,  H01L2224/13022 ,  H01L2224/13099 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01018 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01058 ,  H01L2924/01078 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/00

Abstract: 　本発明は、半導体基板の凹部内に形成される構成要素を有する半導体装置において歩留の低下およびデバイスの信頼性の低下を防止することが可能な半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法を提供することを目的とする。本発明の半導体装置は、絶縁膜（８）および貫通電極（６）が形成される貫通孔（７）が形成された半導体基板（１）を備え、半導体基板（１）の貫通孔（７）は、深さ方向に徐々に開口径が小さくなる形状を有し、貫通孔（７）の内壁には、貫通孔（７）の開口端よりも開口径が小さい段が形成されている。

Abstract translation: 提供一种半导体器件，其具有形成在半导体衬底的凹陷部分中的构成元件，并且消除了产量和器件可靠性的劣化，使用该半导体器件的电子设备以及半导体器件的制造方法。 半导体器件设置有半导体衬底（1），其中形成有形成有绝缘膜（8）和通孔（6）的通孔（7）。 半导体基板（1）的通孔（7）具有使得开口直径在深度方向上逐渐减小的形状，并且在通孔（7）的内壁上的开口直径小于通孔 形成通孔（7）的开口端。