公开(公告)号：WO2010143132A1

公开(公告)日：2010-12-16

申请号：PCT/IB2010/052536

申请日：2010-06-08

Applicant: NXP B.V. ,  PISCHLER, Erich

Inventor： PISCHLER, Erich

IPC: H01L21/60 ,  H01L23/485 ,  H01L23/498 ,  H01L23/00

CPC classification number: H01L24/90 ,  H01L23/49811 ,  H01L24/11 ,  H01L24/12 ,  H01L24/16 ,  H01L24/83 ,  H01L2224/13099 ,  H01L2224/16237 ,  H01L2224/81191 ,  H01L2224/81898 ,  H01L2224/81899 ,  H01L2224/83136 ,  H01L2224/83851 ,  H01L2924/01005 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/00

Abstract: The invention relates to a first integrated electronic component for an integrated electronic apparatus. The first integrated electronic component (100) comprises a male body (102) with a protrusion element (103). The protrusion element (103) comprises a protrusion connection section (104). The protrusion element (103) protrudes from the male body (102) in such a way that the protrusion connection section (104) is adapted for being mechanically connectable to a corresponding connection recess (202) of a female electrical conductive body (201) of the second integrated electronic component (200).

Abstract translation: 本发明涉及一种用于集成电子设备的第一集成电子部件。 第一集成电子部件（100）包括具有突出元件（103）的阳体（102）。 突起元件（103）包括突起连接部（104）。 突起元件（103）从凸形主体（102）突出，使得突起连接部分（104）适于机械地连接到阴电导体（201）的对应的连接凹部（202） 第二集成电子部件（200）。

公开(公告)号：WO2008144265A1

公开(公告)日：2008-11-27

申请号：PCT/US2008/063348

申请日：2008-05-10

Applicant: MICRON TECHNOLOGY INC. ,  KWANG, Chua, Swee ,  POO, Chia, Yong

Inventor： KWANG, Chua, Swee ,  POO, Chia, Yong

IPC: G01R31/26

CPC classification number: H01L24/32 ,  H01L23/3128 ,  H01L24/29 ,  H01L24/45 ,  H01L24/48 ,  H01L24/83 ,  H01L24/85 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/26145 ,  H01L2224/27013 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48464 ,  H01L2224/73265 ,  H01L2224/83051 ,  H01L2224/83136 ,  H01L2224/83192 ,  H01L2224/8385 ,  H01L2224/85201 ,  H01L2224/85205 ,  H01L2224/92 ,  H01L2224/92247 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06555 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01087 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/07802 ,  H01L2924/10155 ,  H01L2924/10158 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/1461 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19103 ,  H01L2924/19104 ,  H01L2924/30107 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207

Abstract: An electronic system (68) is described comprising a semiconductor package (10) mounted to a system substrate (70). The method for fabricating the package (10) includes the steps of: attaching a discrete component (12) to a substrate (16), placing a die attach polymer (22) on the discrete component (12) and the substrate (16), pressing the die (14) into the die attach polymer (22) to encapsulate the discrete component (12) in a recess (20) and attaching the die (14) to the substrate (16), and then placing the die (14) in electrical communication with the discrete component (12). The semiconductor die (14) on the substrate (16) is in electrical communication with the contacts (38). The die (14) includes the recess (20), and the discrete component (12) is contained in the recess (20) encapsulated in the die attach polymer (22).

Abstract translation: 描述了包括安装到系统基板（70）的半导体封装（10）的电子系统（68）。 制造封装（10）的方法包括以下步骤：将分立组件（12）附接到衬底（16），将管芯附接聚合物（22）放置在分立组件（12）和衬底（16）上， 将模具（14）压入管芯附着聚合物（22）以将分立的部件（12）封装在凹部（20）中并将模具（14）附接到基板（16），然后将模具（14） 与分立部件（12）电连通。 衬底（16）上的半导体管芯（14）与触点（38）电连通。 模具（14）包括凹部（20），并且分离组件（12）包含在封装在管芯附着聚合物（22）中的凹部（20）中。

公开(公告)号：WO2007010660A1

公开(公告)日：2007-01-25

申请号：PCT/JP2006/309094

申请日：2006-05-01

Applicant: シャープ株式会社 ,  近間 義雅

Inventor： 近間 義雅

IPC: H01L23/12 ,  H01L21/60

CPC classification number: H01L23/49811 ,  H01L23/49833 ,  H01L23/49838 ,  H01L24/81 ,  H01L24/83 ,  H01L2224/2929 ,  H01L2224/293 ,  H01L2224/81205 ,  H01L2224/81801 ,  H01L2224/83136 ,  H01L2224/83851 ,  H01L2924/00011 ,  H01L2924/01079 ,  H01L2924/12044 ,  H01L2924/14 ,  H05K3/4007 ,  H05K2201/0367 ,  H05K2201/09909 ,  H01L2924/3512 ,  H01L2924/00 ,  H01L2224/29075 ,  H01L2924/00014

Abstract: 【解決手段】  配線は、上層配線部と、上層配線部よりも基板側に形成された下層配線部と、上層配線部および下層配線部の間に形成された絶縁膜とを有する。上層配線部はＩＣチップのバンプにより加圧を受ける被加圧領域を含む。絶縁膜は、前記被加圧領域を少なくとも含む領域に形成されている。上層配線部および下層配線部は、平面視において両配線部が重なる領域のうち前記被加圧領域を除く領域にて接続されている。

Abstract translation: 布线包括上布线层，下布线层和绝缘膜。 下布线层形成在基板侧，而不是上布线层。 绝缘膜形成在上下布线层之间。 上部布线层包括承受从IC芯片的凸起施加的应力的应力施加区域。 绝缘膜形成在至少包括应力施加区域的区域中。 上下布线层在平面图中两个布线层彼此重叠的区域中彼此连接，但不包括应力施加区域。

公开(公告)号：WO2005122706A3

公开(公告)日：2006-08-17

申请号：PCT/KR2005000853

申请日：2005-03-24

Applicant: KANG JOON-MO

Inventor： KANG JOON-MO

IPC: H01L21/027 ,  H01L21/58 ,  H01L21/60 ,  H01L21/607 ,  H01L21/98 ,  H01L23/544 ,  H01L25/065

CPC classification number: H01L24/83 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/544 ,  H01L24/29 ,  H01L24/81 ,  H01L24/95 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/50 ,  H01L2223/54426 ,  H01L2224/05001 ,  H01L2224/05026 ,  H01L2224/05568 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/05666 ,  H01L2224/05671 ,  H01L2224/05681 ,  H01L2224/10135 ,  H01L2224/10145 ,  H01L2224/10165 ,  H01L2224/1147 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16145 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/8083 ,  H01L2224/80895 ,  H01L2224/81121 ,  H01L2224/81139 ,  H01L2224/81141 ,  H01L2224/81143 ,  H01L2224/81191 ,  H01L2224/81192 ,  H01L2224/81205 ,  H01L2224/81801 ,  H01L2224/81894 ,  H01L2224/83136 ,  H01L2224/83801 ,  H01L2224/83851 ,  H01L2224/83894 ,  H01L2224/9202 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06593 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01024 ,  H01L2924/01025 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/0106 ,  H01L2924/01073 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01105 ,  H01L2924/014 ,  H01L2924/04953 ,  H01L2924/0665 ,  H01L2924/07811 ,  H01L2924/14 ,  H01L2924/20109 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/00 ,  H01L2224/05099

Abstract: The invention relates to a method of aligning semiconductor devices in die stacking and a semiconductor structure fabricated by the method. In stacking a die on a wafer, for example, a first semiconductor device on the wafer and a second semiconductor device on the die are aligned by a magnetic force between at least a first magnetic body belonging to the wafer and at least a second magnetic body belonging to the die. After the alignment, the die is made not to move by the magnetic force between the magnetic bodies to maintain the alignment which is necessary for the fabrication of a semiconductor structure.

Abstract translation: 本发明涉及一种在芯片堆叠中对准半导体器件的方法和通过该方法制造的半导体结构。 在晶片上堆叠模具时，例如，晶片上的第一半导体器件和管芯上的第二半导体器件通过至少第一磁体属于晶片的至少第二磁体 属于死亡 在对准之后，使模具不被磁力之间的磁力移动，以保持制造半导体结构所必需的对准。

公开(公告)号：WO2005092070A2

公开(公告)日：2005-10-06

申请号：PCT/US2005/009809

申请日：2005-03-23

Applicant: TEXAS INSTRUMENTS INCORPORATED ,  CHERUKURI, Kalyan, C. ,  VIGRASS, William, J.

Inventor： CHERUKURI, Kalyan, C. ,  VIGRASS, William, J.

IPC: H01L21/58 ,  H01L21/68 ,  H01L23/02 ,  H01L23/58 ,  H01L25/065

CPC classification number: H01L21/6835 ,  H01L23/585 ,  H01L24/32 ,  H01L24/33 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/83 ,  H01L25/0657 ,  H01L2224/05624 ,  H01L2224/2919 ,  H01L2224/32014 ,  H01L2224/32057 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/48624 ,  H01L2224/73265 ,  H01L2224/83136 ,  H01L2224/83365 ,  H01L2224/83385 ,  H01L2224/83855 ,  H01L2224/92247 ,  H01L2225/0651 ,  H01L2225/06575 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01043 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/0665 ,  H01L2924/07802 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/1532 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/3512 ,  H01L2924/00012

Abstract: A semiconductor device 40 including a vertical assembly of semiconductor chips 401, 402 interconnected on a substrate with one or more metal standoffs 41 providing a fixed space between each supporting chip 401 and a next successive vertically stacked chip 402 is described. The device is fabricated by patterning islands of aluminum atop the passivation layer of each supporting chip simultaneously with processing to form bond pad caps. The fabrication process requires no additional cost, and has the advantage of providing standoffs for a plurality of chips by processing in wafer form, thereby avoiding additional assembly costs. Further, the standoffs provide improved thermal dissipation for the device and a uniform, stable bonding surface for wire bonding each of the chips to the substrate.

Abstract translation: 描述了半导体器件40，其包括在衬底上互连的半导体芯片401,402的垂直组件，其中一个或多个金属支座41在每个支撑芯片401和下一个连续垂直堆叠的芯片402之间提供固定空间。 该器件通过在处理形成接合焊盘盖的同时在每个支撑芯片的钝化层顶上构图铝的岛来制造。 制造过程不需要额外的成本，并且具有通过以晶片形式处理为多个芯片提供间隔的优点，从而避免额外的组装成本。 此外，该间隙为器件提供了改进的热耗散以及用于将每个芯片引线接合到衬底的均匀稳定的接合表面。

公开(公告)号：WO2004084354A1

公开(公告)日：2004-09-30

申请号：PCT/JP2004/003477

申请日：2004-03-16

Applicant: 日本航空電子工業株式会社 ,  田井 富茂 ,  高橋 誠哉

Inventor： 田井 富茂 ,  高橋 誠哉

IPC: H01R12/16

CPC classification number: H01L24/90 ,  H01L23/49811 ,  H01L23/49827 ,  H01L24/83 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2224/83136 ,  H01L2224/83192 ,  H01L2224/838 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/01039 ,  H01L2924/15311 ,  H01R12/52 ,  H01R12/7082 ,  H01R13/24 ,  H05K7/1061 ,  H01L2224/05599

Abstract: 複数の接点部（２３）を有する接続対象物（２１）、及び複数の相手接点部（３３）を有する相手接続対象物（３１）間で前記接点部及び前記相手接点部に接触して前記接続対象物及び前記相手接続対象物間を電気的に導通するよう接続するコネクタにおいて、基材（１１）と、該基材に配設した弾性部材（１３）と、前記基材の表裏面間で導通しかつ前記基材に配設した導電パターン（１５ａ，１５ｂ）と、接続に供する前記接点部（２３）及び前記相手接点部（３３）に接触するよう前記弾性部材（１３）上に設けた端子（１７）とを有し、該端子及び前記導電パターン（１５ａ，１５ｂ）が相互に接続されており、前記弾性部材（１３）及び前記導電パターンの内の一方が配設されている前記基材（１１）の配設部分がメッシュ状に形成されている。

Abstract translation: 连接器在具有接触部分（23）的被连接物体（21）和具有配合接触部分（33）的匹配连接物体（31）之间提供电连接。 当连接器与接触部分（23）和配合接触部分（33）接触时，实现连接。 连接器具有基部构件（11），设置在基座构件上的弹性构件（13），布置在基座构件上的导电图案（15a，15b），以便在基座构件的前表面和后表面之间提供电连接 以及布置在弹性构件（13）上以与接触部分（23）和配合接触部分（33）接触的端子（17）。 端子（17）和导电图案（15a，15b）彼此连接。 设置有弹性构件（13）或导电图案的基部构件（11）的那些部分成网状。

公开(公告)号：WO2003058810A1

公开(公告)日：2003-07-17

申请号：PCT/DE2002/004535

申请日：2002-12-11

Applicant: EPCOS AG ,  HOFFMANN, Christian ,  PORTMANN, Jürgen ,  KRUEGER, Hans

Inventor： HOFFMANN, Christian ,  PORTMANN, Jürgen ,  KRUEGER, Hans

IPC: H03H3/02

CPC classification number: H03H9/1078 ,  H01L24/31 ,  H01L29/0657 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/11334 ,  H01L2224/16225 ,  H01L2224/16237 ,  H01L2224/291 ,  H01L2224/29111 ,  H01L2224/73203 ,  H01L2224/83136 ,  H01L2224/83951 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/0101 ,  H01L2924/01013 ,  H01L2924/0102 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01057 ,  H01L2924/01068 ,  H01L2924/01076 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01088 ,  H01L2924/0132 ,  H01L2924/0133 ,  H01L2924/09701 ,  H01L2924/10157 ,  H01L2924/12042 ,  H01L2924/1517 ,  H01L2924/15787 ,  H01L2924/3025 ,  H01L2924/351 ,  H03H9/059 ,  H01L2924/0105 ,  H01L2224/13111 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00

Abstract: Zur einfacheren und sichereren Verkapselung von Bauelementen wird vorgeschlagen, die Verbindung zwischen einem Chip und einem Trägersubstrat mittels Bumpverbindungen zu erzeugen, die in Ausnehmungen auf dem Trägersubstrat versenkt sind. Das Bauelement liegt dabei direkt auf dem Trägersubstrat auf, insbesondere auf einem die Bauelementstrukturen auf dem Chip umgrenzenden Rahmen.

Abstract translation: 对于组件的更容易和安全封装，建议创建一个芯片，并通过凸点连接，这是在载体衬底上的凹部的埋头手段载体基板之间的连接。 的组分是直接在载体衬底上，特别是在对芯片边界框的组件结构。

公开(公告)号：WO2002091474A1

公开(公告)日：2002-11-14

申请号：PCT/JP2002/004480

申请日：2002-05-08

Applicant: 新電元工業株式会社 ,  冨田 昌明

Inventor： 冨田 昌明

IPC: H01L29/74

CPC classification number: H01L24/02 ,  H01L23/488 ,  H01L23/492 ,  H01L23/49562 ,  H01L23/49844 ,  H01L24/01 ,  H01L24/33 ,  H01L24/37 ,  H01L24/40 ,  H01L29/41716 ,  H01L29/74 ,  H01L29/87 ,  H01L2224/26145 ,  H01L2224/27013 ,  H01L2224/291 ,  H01L2224/32014 ,  H01L2224/32245 ,  H01L2224/371 ,  H01L2224/37599 ,  H01L2224/40137 ,  H01L2224/73253 ,  H01L2224/83136 ,  H01L2224/83801 ,  H01L2224/84801 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01033 ,  H01L2924/01058 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/07811 ,  H01L2924/12036 ,  H01L2924/1301 ,  H01L2924/13033 ,  H01L2924/13034 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/16152 ,  H01L2924/351 ,  H01L2924/3512 ,  H01L2924/00 ,  H01L2924/00014

Abstract: A thyristor type semiconductor device which prevents electrode terminals (13, 14) from being provided on a silicon substrate (20) in contact with it by their large inclination even with a conventional manufacturing apparatus, and in contact with the silicon substrate (20) even when warped or wavy, and the method for manufacturing the semiconductor device. This semiconductor device is provided with supporters (11a, 11b) from a glass material on both faces of the silicon substrate (20). At this time, the supporter (11b) is arranged in the boundary between a second N-type layer (18) and a second P-type layer (19) at the at the part opposite to a peripheral side face (22).

Abstract translation: 一种晶闸管型半导体装置，其即使用现有的制造装置也可以防止电极端子（13,14）设置在与硅片（20）接触的大的倾斜的硅基板（20）上，并与硅基板（20）连接 当翘曲或波浪时，以及制造半导体器件的方法。 该半导体器件在硅衬底（20）的两个表面上设置有来自玻璃材料的支撑体（11a，11b）。 此时，支撑体（11b）在与周边侧面（22）相反的部分处配置在第二N型层（18）与第二P型层（19）之间的边界。

公开(公告)号：WO00007234A1

公开(公告)日：2000-02-10

申请号：PCT/JP1999/004016

申请日：1999-07-27

IPC: H01L21/58 ,  H01L23/31 ,  H01L23/498 ,  H01L21/52

CPC classification number: H01L24/83 ,  H01L23/3121 ,  H01L23/3128 ,  H01L23/49816 ,  H01L24/29 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L2224/29 ,  H01L2224/29101 ,  H01L2224/2919 ,  H01L2224/29298 ,  H01L2224/32225 ,  H01L2224/45015 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/83136 ,  H01L2224/8319 ,  H01L2224/83855 ,  H01L2224/92247 ,  H01L2924/00013 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01027 ,  H01L2924/01033 ,  H01L2924/01039 ,  H01L2924/01045 ,  H01L2924/01058 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/07802 ,  H01L2924/12042 ,  H01L2924/12044 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/3512 ,  H01L2224/29099 ,  H01L2224/29199 ,  H01L2224/29299 ,  H01L2224/2929 ,  H01L2924/20753

Abstract: An encapsulated semiconductor device wherein a semiconductor chip is mounted on a semiconductor chip mounting substrate with an adhesive having a curing start temperature of exothermic reaction of 130 DEG C or less measured by means of a differential scanning calorimeter on the assumption that the temperature rise rate is 10 DEG C/min. A method for manufacturing the same is also disclosed.

Abstract translation: 一种封装的半导体器件，其中半导体芯片安装在具有通过差示扫描量热计测量的放热反应的固化开始温度为130℃或更低的粘合剂的半导体芯片安装基板上，假定升温速率为 10℃/ min。 还公开了其制造方法。

公开(公告)号：WO2015060978A1

公开(公告)日：2015-04-30

申请号：PCT/US2014/057237

申请日：2014-09-24

Applicant: ORACLE INTERNATIONAL CORPORATION

Inventor： DAYRINGER, Michael, H., S. ,  HOPKINS, R., David ,  CHOW, Alex

IPC: H01L25/065 ,  H01L21/98

CPC classification number: H01L25/50 ,  H01L23/544 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/29 ,  H01L24/32 ,  H01L24/72 ,  H01L24/75 ,  H01L24/81 ,  H01L25/0652 ,  H01L25/0657 ,  H01L2223/54426 ,  H01L2224/0401 ,  H01L2224/05555 ,  H01L2224/0557 ,  H01L2224/10135 ,  H01L2224/10165 ,  H01L2224/131 ,  H01L2224/1329 ,  H01L2224/133 ,  H01L2224/1601 ,  H01L2224/16105 ,  H01L2224/16135 ,  H01L2224/16151 ,  H01L2224/1703 ,  H01L2224/2919 ,  H01L2224/29193 ,  H01L2224/32145 ,  H01L2224/73103 ,  H01L2224/73203 ,  H01L2224/73257 ,  H01L2224/75705 ,  H01L2224/7598 ,  H01L2224/81007 ,  H01L2224/81129 ,  H01L2224/81141 ,  H01L2224/81815 ,  H01L2224/8185 ,  H01L2224/81898 ,  H01L2224/819 ,  H01L2224/8313 ,  H01L2224/83132 ,  H01L2224/83136 ,  H01L2224/83193 ,  H01L2224/8385 ,  H01L2224/92143 ,  H01L2225/06517 ,  H01L2225/06531 ,  H01L2225/06551 ,  H01L2225/06555 ,  H01L2225/06562 ,  H01L2225/06589 ,  H01L2924/10253 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2924/37001

Abstract: An assembly component (100) and a technique for assembling a chip package using the assembly component are described. This chip package includes a set of semiconductor dies (310-1 - 310-N) that are arranged in a stack in a vertical direction, which are offset from each other in a horizontal direction to define a stepped terrace (112-1) at one side of the vertical stack. Moreover, the chip package may be assembled using the assembly component (100). In particular, the assembly component may include a pair of stepped terraces (112-1,112-2) that approximately mirror the stepped terrace of the chip package and which provide vertical position references for an assembly tool that positions the set of semiconductor dies in the vertical stack during assembly of the chip package.

Abstract translation: 描述了组装部件（100）和使用组件部件组装芯片封装的技术。 该芯片封装包括沿垂直方向布置成堆叠的一组半导体管芯（310-1-310-N），它们在水平方向上彼此偏移以限定位于 垂直堆叠的一侧。 此外，芯片封装可以使用组装部件（100）组装。 特别地，组件部件可以包括一对阶梯式台阶（112-1,112-2），其近似地反映了芯片封装的阶梯式台阶，并且为组装工具提供垂直位置参考，该组装工具将该组半导体管芯定位在垂直方向 在组装芯片封装期间堆叠。