公开(公告)号：US20080122114A1

公开(公告)日：2008-05-29

申请号：US11563490

申请日：2006-11-27

申请人： Szu Wei Lu ,  Mirng-Ji Lii ,  Chen-Shien Chen ,  Hua-Shu Wu ,  Jerry Tzou

发明人： Szu Wei Lu ,  Mirng-Ji Lii ,  Chen-Shien Chen ,  Hua-Shu Wu ,  Jerry Tzou

IPC分类号： H01L21/50 ,  H01L23/52

CPC分类号： H01L25/0657 ,  H01L21/76898 ,  H01L23/3171 ,  H01L23/495 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L25/50 ,  H01L2224/02166 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05073 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05187 ,  H01L2224/05567 ,  H01L2224/05571 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/131 ,  H01L2224/13124 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16 ,  H01L2224/32145 ,  H01L2224/45144 ,  H01L2224/4809 ,  H01L2224/48091 ,  H01L2224/48095 ,  H01L2224/48227 ,  H01L2224/48229 ,  H01L2224/48247 ,  H01L2224/48624 ,  H01L2224/48647 ,  H01L2225/0651 ,  H01L2225/06575 ,  H01L2225/06589 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/10253 ,  H01L2924/12041 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30107 ,  H01L2924/00014 ,  H01L2924/04953 ,  H01L2924/00 ,  H01L2224/05552

摘要： A semiconductor structure includes a first substrate and a second substrate bonded over the first substrate. The first substrate includes a passivation layer formed over the first substrate. The passivation layer includes at least one first opening exposing a first bonding pad formed over the first substrate. The second substrate includes at least one second opening aligned with and facing the first opening.

摘要翻译： 半导体结构包括第一基板和粘合在第一基板上的第二基板。 第一衬底包括形成在第一衬底上的钝化层。 钝化层包括至少一个第一开口，暴露在第一衬底上形成的第一焊盘。 第二基板包括与第一开口对准并面向第一开口的至少一个第二开口。

公开(公告)号：US20070021038A1

公开(公告)日：2007-01-25

申请号：US11470407

申请日：2006-09-06

申请人： Chen-Shien Chen ,  Yai-Yei Huang ,  Ming-Hsiang Kao ,  Yih-Shung Lin ,  Winata Tjandra

发明人： Chen-Shien Chen ,  Yai-Yei Huang ,  Ming-Hsiang Kao ,  Yih-Shung Lin ,  Winata Tjandra

IPC分类号： B24B49/00

CPC分类号： B24B21/04 ,  B24B37/345 ,  B24B49/02

摘要： A CMP apparatus and process sequence. The CMP apparatus includes multiple polishing pads or belts and an in-line metrology tool which is interposed between adjacent polishing pads or belts in the apparatus. A material layer on each of multiple wafers is successively polished on the polishing pads or belts. The metrology tool is used to measure the thickness of a material layer being polished on each of successive wafers in a lot prior to the final polishing step, in order to precisely polish the layer to a desired target thickness at the final polishing step. This renders unnecessary an additional process cycle to polish the layer on each wafer to the desired target thickness. The metrology tool may be modularized as a unit with the polishing pads or belts.

摘要翻译： CMP装置和处理顺序。 CMP装置包括多个抛光垫或带以及插入在装置中的相邻抛光垫或带之间的在线计量工具。 在多个晶片的每一个上的材料层在抛光垫或带上连续抛光。 测量工具用于测量在最终抛光步骤之前在批次中的每个连续晶片上抛光的材料层的厚度，以便在最终抛光步骤中将层精确抛光到所需目标厚度。 这使得不需要额外的处理循环来将每个晶片上的层抛光到期望的目标厚度。 测量工具可以模块化为具有抛光垫或带的单元。

公开(公告)号：US08871609B2

公开(公告)日：2014-10-28

申请号：US12818362

申请日：2010-06-18

申请人： Chen-Hua Yu ,  Kuo-Ching Hsu ,  Chen-Shien Chen ,  Ching-Wen Hsiao

发明人： Chen-Hua Yu ,  Kuo-Ching Hsu ,  Chen-Shien Chen ,  Ching-Wen Hsiao

IPC分类号： H01L21/30 ,  H01L21/46 ,  H01L21/683 ,  H01L21/18 ,  H01L21/26 ,  H01L21/265

CPC分类号： H01L21/187 ,  H01L21/6835 ,  H01L2221/68318 ,  H01L2221/68327 ,  H01L2221/68381 ,  Y10T428/1476

摘要： A thin wafer handling structure includes a semiconductor wafer, a release layer that can be released by applying energy, an adhesive layer that can be removed by a solvent, and a carrier, where the release layer is applied on the carrier by coating or laminating, the adhesive layer is applied on the semiconductor wafer by coating or laminating, and the semiconductor wafer and the carrier is bonded together with the release layer and the adhesive layer in between. The method includes applying a release layer on a carrier, applying an adhesive layer on a semiconductor wafer, bonding the carrier and the semiconductor wafer, releasing the carrier by applying energy on the release layer, e.g. UV or laser, and cleaning the semiconductor's surface by a solvent to remove any residue of the adhesive layer.

摘要翻译： 薄晶片处理结构包括半导体晶片，可通过施加能量释放的释放层，可通过溶剂除去的粘合剂层和载体，其中通过涂覆或层压将剥离层施加在载体上， 通过涂布或层压将粘合剂层施加在半导体晶片上，半导体晶片和载体与剥离层和粘合剂层粘合在一起。 该方法包括在载体上施加剥离层，在半导体晶片上施加粘合剂层，粘合载体和半导体晶片，通过在释放层上施加能量来释放载体，例如， UV或激光，并且通过溶剂清洁半导体的表面以除去粘合剂层的任何残余物。

公开(公告)号：US08866285B2

公开(公告)日：2014-10-21

申请号：US13604239

申请日：2012-09-05

申请人： Yen-Chang Hu ,  Chang-Chia Huang ,  Ching-Wen Hsiao ,  Chen-Shien Chen

发明人： Yen-Chang Hu ,  Chang-Chia Huang ,  Ching-Wen Hsiao ,  Chen-Shien Chen

IPC分类号： H01L23/04 ,  H01L23/52

CPC分类号： H01L24/19 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/49861 ,  H01L23/5389 ,  H01L24/97 ,  H01L25/105 ,  H01L2224/12105 ,  H01L2224/16227 ,  H01L2224/19 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73267 ,  H01L2224/97 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2224/83005

摘要： A device includes a polymer, a device die in the polymer, and a plurality of Through Assembly Vias (TAVs) extending from a top surface to a bottom surface of the polymer. A bulk metal feature is located in the polymer and having a top-view size greater than a top-view size of each of the plurality of TAVs. The bulk metal feature is electrically floating. The polymer, the device die, the plurality of TAVs, and the bulk metal feature are portions of a package.

摘要翻译： 该装置包括聚合物，聚合物中的器件管芯，以及从聚合物的顶表面延伸到底表面的多个通孔组件通孔（TAV）。 散装金属特征位于聚合物中并且具有大于多个TAV中的每一个的顶视图尺寸的顶视图尺寸。 散装金属特征是电浮动的。 聚合物，器件芯片，多个TAV和体金属特征是封装的部分。

公开(公告)号：US08766441B2

公开(公告)日：2014-07-01

申请号：US13420405

申请日：2012-03-14

申请人： Wei Sen Chang ,  Ching-Wen Hsiao ,  Chen-Shien Chen

发明人： Wei Sen Chang ,  Ching-Wen Hsiao ,  Chen-Shien Chen

IPC分类号： H01L21/44 ,  H01L23/498

CPC分类号： H01L24/19 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49838 ,  H01L24/03 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L24/96 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/02311 ,  H01L2224/02375 ,  H01L2224/0239 ,  H01L2224/024 ,  H01L2224/03462 ,  H01L2224/03464 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05008 ,  H01L2224/05012 ,  H01L2224/05013 ,  H01L2224/05553 ,  H01L2224/05569 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/12105 ,  H01L2224/13022 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81192 ,  H01L2224/81815 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/00012 ,  H01L2224/03 ,  H01L2924/00 ,  H01L2224/05552

摘要： Solder on slot connections in package on package structures. An apparatus includes a substrate having a front side surface and a back side surface; a first passivation layer disposed over at least one of the front side and back side surfaces; at least one via opening formed in the first passivation layer; a conductor layer disposed over the first passivation layer, coupled to the at least one via and forming a conductive trace on the surface of the first passivation layer; a second passivation layer formed over the conductor layer; and at least one slot opening formed in the second passivation layer and exposing a portion of the conductive trace for receiving a solder connector. In additional embodiments the substrate may be a semiconductor wafer. Methods for forming the structures are disclosed.

摘要翻译： 焊接在封装结构上的封装上的插槽连接上。 一种设备包括：具有前侧表面和后侧表面的基板; 设置在前侧面和后侧表面中的至少一个上的第一钝化层; 形成在所述第一钝化层中的至少一个通孔; 布置在所述第一钝化层上方的导体层，耦合到所述至少一个通孔并在所述第一钝化层的表面上形成导电迹线; 形成在所述导体层上的第二钝化层; 以及形成在所述第二钝化层中并且暴露所述导电迹线的一部分以用于接收焊料连接器的至少一个狭槽开口。 在另外的实施例中，衬底可以是半导体晶片。 公开了形成结构的方法。

公开(公告)号：US20140070422A1

公开(公告)日：2014-03-13

申请号：US13608946

申请日：2012-09-10

申请人： Ching-Wen Hsiao ,  Chen-Shien Chen ,  Wei Sen Chang ,  Yen-Chang Hu

发明人： Ching-Wen Hsiao ,  Chen-Shien Chen ,  Wei Sen Chang ,  Yen-Chang Hu

IPC分类号： H01L23/48 ,  H01L21/768

CPC分类号： H01L25/0657 ,  H01L21/4853 ,  H01L21/4857 ,  H01L21/486 ,  H01L21/56 ,  H01L21/6835 ,  H01L21/6836 ,  H01L23/3128 ,  H01L23/3142 ,  H01L23/481 ,  H01L23/50 ,  H01L23/5222 ,  H01L23/528 ,  H01L23/538 ,  H01L23/5389 ,  H01L23/64 ,  H01L24/19 ,  H01L24/24 ,  H01L2221/68327 ,  H01L2221/68359 ,  H01L2224/0231 ,  H01L2224/02372 ,  H01L2224/02373 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05184 ,  H01L2224/11002 ,  H01L2224/12105 ,  H01L2224/13023 ,  H01L2224/13024 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/24195 ,  H01L2224/2518 ,  H01L2224/73267 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/06572 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19011 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/00

摘要： A semiconductor device and a method of manufacture are provided. In particular, a semiconductor device using blocks, e.g., discrete connection blocks, having through vias and/or integrated passive devices formed therein are provided. Embodiments such as those disclosed herein may be utilized in PoP applications. In an embodiment, the semiconductor device includes a die and a connection block encased in a molding compound. Interconnection layers may be formed on surfaces of the die, the connection block and the molding compound. One or more dies and/or packages may be attached to the interconnection layers.

摘要翻译： 提供半导体器件和制造方法。 特别地，提供了使用具有通孔和/或其中形成的集成无源器件的块的例如分立连接块的半导体器件。 诸如本文公开的那些实施例可以用于PoP应用中。 在一个实施例中，半导体器件包括模具和封装在模制化合物中的连接块。 可以在模具，连接块和模塑料的表面上形成互连层。 一个或多个管芯和/或封装可以附接到互连层。

公开(公告)号：US20140070403A1

公开(公告)日：2014-03-13

申请号：US13612588

申请日：2012-09-12

申请人： Kuo Lung Pan ,  Ming Hung Tseng ,  Chen-Shien Chen

发明人： Kuo Lung Pan ,  Ming Hung Tseng ,  Chen-Shien Chen

IPC分类号： H01L21/56 ,  H01L23/498

CPC分类号： H01L23/3121 ,  H01L21/4846 ,  H01L21/56 ,  H01L21/6835 ,  H01L23/49827 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/12105 ,  H01L2224/131 ,  H01L2224/19 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/73253 ,  H01L2224/73267 ,  H01L2224/83005 ,  H01L2224/92244 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00

摘要： Packaging methods and packaged devices are disclosed. In one embodiment, a method of packaging a semiconductor device includes forming a first redistribution layer (RDL) over a carrier, and forming a plurality of through assembly vias (TAVs) over the first RDL. An integrated circuit die is coupled over the first RDL, and a molding compound is formed over the first RDL, the TAVs, and the integrated circuit die. A second RDL is formed over the molding compound, the TAVs, and the integrated circuit die.

摘要翻译： 公开了包装方法和包装装置。 在一个实施例中，一种封装半导体器件的方法包括在载体上形成第一再分布层（RDL），以及在第一RDL上形成多个通过组装通孔（TAV）。 集成电路管芯耦合在第一RDL上，并且模制化合物形成在第一RDL，TAV和集成电路管芯上。 在模制化合物，TAV和集成电路模具上形成第二RDL。

公开(公告)号：US08513119B2

公开(公告)日：2013-08-20

申请号：US12331900

申请日：2008-12-10

申请人： Hung-Pin Chang ,  Kuo-Ching Hsu ,  Chen-Shien Chen ,  Wen-Chih Chiou ,  Chen-Hua Yu

发明人： Hung-Pin Chang ,  Kuo-Ching Hsu ,  Chen-Shien Chen ,  Wen-Chih Chiou ,  Chen-Hua Yu

IPC分类号： H01L21/44

CPC分类号： H01L23/5384 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/481 ,  H01L24/11 ,  H01L24/12 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68372 ,  H01L2224/0231 ,  H01L2224/02311 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05027 ,  H01L2224/0557 ,  H01L2224/13009 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/13147 ,  H01L2224/1401 ,  H01L2224/1701 ,  H01L2224/81001 ,  H01L2224/81005 ,  H01L2224/81193 ,  H01L2224/812 ,  H01L2224/81801 ,  H01L2225/06513 ,  H01L2225/06524 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/04953 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/00012 ,  H01L2224/05552 ,  H01L2924/00

摘要： A bump structure that may be used for stacked die configurations is provided. Through-silicon vias are formed in a semiconductor substrate. A backside of the semiconductor substrate is thinned to expose the through-silicon vias. An isolation film is formed over the backside of the semiconductor substrate and the exposed portion of the through-silicon vias. The isolation film is thinned to re-expose the through-silicon vias. Bump pads and redistribution lines are formed on the backside of the semiconductor substrate providing an electrical connection to the through-silicon vias. Another isolation film is deposited and patterned, and a barrier layer is formed to provide contact pads for connecting to an external device, e.g., another die/wafer or circuit board.

摘要翻译： 提供了可用于堆叠管芯配置的凸块结构。 通孔形成在半导体衬底中。 半导体衬底的背面变薄以暴露通硅通孔。 在半导体衬底的背面和通过硅通孔的暴露部分之后形成隔离膜。 隔离膜被稀释以重新暴露通硅通孔。 在半导体衬底的背面上形成凸起焊盘和再分布线，提供与通孔硅通孔的电连接。 沉积和图案化另一个隔离膜，并且形成阻挡层以提供用于连接到外部装置（例如另一个芯片/晶片或电路板）的接触焊盘。

公开(公告)号：US08461045B2

公开(公告)日：2013-06-11

申请号：US13050424

申请日：2011-03-17

申请人： Kuo-Ching Hsu ,  Chen-Shien Chen ,  Hon-Lin Huang

发明人： Kuo-Ching Hsu ,  Chen-Shien Chen ,  Hon-Lin Huang

IPC分类号： H01L21/44 ,  H01L29/41 ,  H01L21/768

CPC分类号： H01L24/11 ,  H01L23/481 ,  H01L24/05 ,  H01L24/12 ,  H01L2224/0231 ,  H01L2224/02311 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05022 ,  H01L2224/13024 ,  H01L2224/13027 ,  H01L2224/13099 ,  H01L2224/13155 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01023 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01051 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/05042 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043

摘要： An integrated circuit structure includes a semiconductor substrate having a front side and a backside. A through-silicon via (TSV) penetrates the semiconductor substrate, wherein the TSV has a back end extending to the backside of the semiconductor substrate. A redistribution line (RDL) is formed over the backside of the semiconductor substrate and connected to the back end of the TSV. A passivation layer is over the RDL with an opening formed in the passivation layer, wherein a portion of a top surface of the RDL and a sidewall of the RDL are exposed through the opening. A metal finish is formed in the opening and contacting the portion of the top surface and the sidewall of the RDL.

摘要翻译： 集成电路结构包括具有正面和背面的半导体衬底。 穿透硅通孔（TSV）穿透半导体衬底，其中TSV具有延伸到半导体衬底背面的后端。 再分配线（RDL）形成在半导体衬底的背面上并连接到TSV的后端。 钝化层在RDL上方，其中在钝化层中形成有开口，其中RDL的顶表面的一部分和RDL的侧壁通过开口露出。 在开口处形成金属表面，并与RDL的顶表面和侧壁的部分接触。

公开(公告)号：US20130062741A1

公开(公告)日：2013-03-14

申请号：US13228757

申请日：2011-09-09

申请人： Sheng-Yu Wu ,  Tin-Hao Kuo ,  Chen-Shien Chen ,  Ming-Da Cheng

发明人： Sheng-Yu Wu ,  Tin-Hao Kuo ,  Chen-Shien Chen ,  Ming-Da Cheng

IPC分类号： H01L23/495 ,  H01L21/60 ,  H01L21/98 ,  H01L23/488

CPC分类号： H01L23/49838 ,  H01L24/13 ,  H01L24/14 ,  H01L24/81 ,  H01L2224/13014 ,  H01L2224/13147 ,  H01L2224/141 ,  H01L2224/14136 ,  H01L2224/14145 ,  H01L2224/14156 ,  H01L2224/81143 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2924/00012 ,  H01L2924/00014

摘要： Semiconductor devices and methods of manufacturing and packaging thereof are disclosed. In one embodiment, a semiconductor device includes an integrated circuit and a plurality of copper pillars coupled to a surface of the integrated circuit. The plurality of copper pillars has an elongated shape. At least 50% of the plurality of copper pillars is arranged in a substantially centripetal orientation.

摘要翻译： 公开了半导体器件及其制造和封装方法。 在一个实施例中，半导体器件包括集成电路和耦合到集成电路的表面的多个铜柱。 多个铜柱具有细长的形状。 多个铜柱中的至少50％以大致向心的方向排列。