公开(公告)号：US08581400B2

公开(公告)日：2013-11-12

申请号：US13272540

申请日：2011-10-13

申请人： Shih-Wei Liang ,  Hsien-Wei Chen ,  Ying-Ju Chen ,  Tsung-Yuan Yu ,  Mirng-Ji Lii

发明人： Shih-Wei Liang ,  Hsien-Wei Chen ,  Ying-Ju Chen ,  Tsung-Yuan Yu ,  Mirng-Ji Lii

IPC分类号： H01L23/48 ,  H01L23/52 ,  H01L29/40 ,  H01L21/44

CPC分类号： H01L24/11 ,  H01L21/76841 ,  H01L23/3114 ,  H01L23/3171 ,  H01L23/3192 ,  H01L23/525 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L2224/02235 ,  H01L2224/02255 ,  H01L2224/0226 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/0346 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05571 ,  H01L2224/05609 ,  H01L2224/05611 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/11334 ,  H01L2224/11849 ,  H01L2224/13006 ,  H01L2224/13022 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/81191 ,  H01L2224/81411 ,  H01L2224/81413 ,  H01L2224/81416 ,  H01L2224/81439 ,  H01L2224/81447 ,  H01L2224/81455 ,  H01L2224/81815 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/15788 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2924/01082 ,  H01L2924/01046 ,  H01L2924/01079 ,  H01L2924/01047 ,  H01L2224/05552 ,  H01L2924/00

摘要： A semiconductor device includes a passivation layer, a first protective layer, an interconnect layer, and a second protective layer successively formed on a semiconductor substrate. The interconnect layer has an exposed portion, on which a barrier layer and a solder bump are formed. At least one of the passivation layer, the first protective layer, the interconnect layer and the second protective layer includes at least one slot formed in a region outside a conductive pad region.

摘要翻译： 半导体器件包括依次形成在半导体衬底上的钝化层，第一保护层，互连层和第二保护层。 互连层具有暴露部分，其上形成有阻挡层和焊料凸块。 钝化层，第一保护层，互连层和第二保护层中的至少一个包括形成在导电焊盘区域外的区域中的至少一个槽。

公开(公告)号：US20130032923A1

公开(公告)日：2013-02-07

申请号：US13198783

申请日：2011-08-05

申请人： Yen-Liang Lin ,  Mirng-Ji Lii ,  Chen-Shien Chen ,  Ching-Wen Hsiao ,  Tsung-Ding Wang

发明人： Yen-Liang Lin ,  Mirng-Ji Lii ,  Chen-Shien Chen ,  Ching-Wen Hsiao ,  Tsung-Ding Wang

IPC分类号： H01L27/06 ,  H01L21/02

CPC分类号： H01L28/10 ,  H01L23/5227 ,  H01L24/05 ,  H01L24/13 ,  H01L2224/0346 ,  H01L2224/0401 ,  H01L2224/05024 ,  H01L2224/05147 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/05555 ,  H01L2224/05572 ,  H01L2224/05649 ,  H01L2224/05655 ,  H01L2224/05657 ,  H01L2224/11334 ,  H01L2224/1145 ,  H01L2224/11462 ,  H01L2224/11849 ,  H01L2224/13006 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2924/01029 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/0103 ,  H01L2924/01083

摘要： A system and method for providing an integrated inductor with a high Quality factor (Q) is provided. An embodiment comprises a magnetic core that is in a center of a conductive spiral. The magnetic core increases the inductance of the integrated inductor to allow the inductor to be used in applications such as a RF choke. The magnetic core may be formed in the same manner and time as an underbump metallization.

摘要翻译： 提供了一种用于提供具有高质量因子（Q）的集成电感器的系统和方法。 一个实施例包括位于导电螺旋中心的磁芯。 磁芯增加了集成电感器的电感，使得电感器可用于诸如RF扼流圈的应用中。 磁芯可以以与下凸缘金属化相同的方式和时间形成。

公开(公告)号：US20120018877A1

公开(公告)日：2012-01-26

申请号：US12843549

申请日：2010-07-26

申请人： Chung-Ying Yang ,  Chao-Wen Shih ,  Hao-Yi Tsai ,  Hsien-Wei Chen ,  Mirng-Ji Lii ,  Tzuan-Horng Liu

发明人： Chung-Ying Yang ,  Chao-Wen Shih ,  Hao-Yi Tsai ,  Hsien-Wei Chen ,  Mirng-Ji Lii ,  Tzuan-Horng Liu

IPC分类号： H01L23/538 ,  H01L23/488

CPC分类号： H01L23/5385 ,  H01L23/3121 ,  H01L23/5384 ,  H01L24/16 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/105 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/056 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16237 ,  H01L2224/32225 ,  H01L2224/451 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599

摘要： A device includes a package substrate including a first non-reflowable metal bump extending over a top surface of the package substrate; a die over and bonded to the package substrate; and a package component over the die and bonded to the package substrate. The package component includes a second non-reflowable metal bump extending below a bottom surface of the package component. The package component is selected from the group consisting essentially of a device die, an additional package substrate, and combinations thereof. A solder bump bonds the first non-reflowable metal bump to the second non-reflowable metal bump.

摘要翻译： 一种器件包括封装衬底，其包括在封装衬底的顶表面上延伸的第一不可回流金属凸块; 并且结合到封装基板上; 以及在所述管芯上并且结合到所述封装衬底的封装部件。 包装部件包括在包装部件的底部表面下方延伸的第二不可回流金属凸块。 封装部件选自基本上由器件管芯，附加封装衬底及其组合组成的组。 焊料凸块将第一不可回流金属凸块接合到第二不可回流金属凸块。

公开(公告)号：US20110042827A1

公开(公告)日：2011-02-24

申请号：US12939241

申请日：2010-11-04

申请人： Szu Wei LU ,  Mirng-Ji Lii ,  Chen-Shien Chen ,  Hua-Shu Wu ,  Jerry Tzou

发明人： Szu Wei LU ,  Mirng-Ji Lii ,  Chen-Shien Chen ,  Hua-Shu Wu ,  Jerry Tzou

IPC分类号： H01L23/48

CPC分类号： H01L25/0657 ,  H01L21/76898 ,  H01L23/3171 ,  H01L23/495 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L25/50 ,  H01L2224/02166 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05073 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05187 ,  H01L2224/05567 ,  H01L2224/05571 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/131 ,  H01L2224/13124 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16 ,  H01L2224/32145 ,  H01L2224/45144 ,  H01L2224/4809 ,  H01L2224/48091 ,  H01L2224/48095 ,  H01L2224/48227 ,  H01L2224/48229 ,  H01L2224/48247 ,  H01L2224/48624 ,  H01L2224/48647 ,  H01L2225/0651 ,  H01L2225/06575 ,  H01L2225/06589 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/10253 ,  H01L2924/12041 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30107 ,  H01L2924/00014 ,  H01L2924/04953 ,  H01L2924/00 ,  H01L2224/05552

摘要： A semiconductor structure includes a first substrate and a second substrate bonded over the first substrate. The first substrate includes a passivation layer formed over the first substrate. The passivation layer includes at least one first opening exposing a first bonding pad formed over the first substrate. The second substrate includes at least one second opening aligned with and facing the first opening.

摘要翻译： 半导体结构包括第一基板和粘合在第一基板上的第二基板。 第一衬底包括形成在第一衬底上的钝化层。 钝化层包括至少一个第一开口，暴露在第一衬底上形成的第一焊盘。 第二基板包括与第一开口对准并面向第一开口的至少一个第二开口。

公开(公告)号：US20100273296A1

公开(公告)日：2010-10-28

申请号：US12829017

申请日：2010-07-01

申请人： Hsin-Hui Lee ,  Mirng-Ji Lii ,  Chien-Hsiun Lee

发明人： Hsin-Hui Lee ,  Mirng-Ji Lii ,  Chien-Hsiun Lee

IPC分类号： H01L21/56

CPC分类号： H01L23/4334 ,  H01L21/56 ,  H01L23/3107 ,  H01L24/19 ,  H01L24/97 ,  H01L2224/05548 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/12105 ,  H01L2224/16 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01076 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30107 ,  H01L2224/19 ,  H01L2224/83 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/03

摘要： A method of forming a package structure includes providing a plurality of dies; attaching the plurality of dies onto a heat-dissipating plate; and sawing the heat-dissipating plate into a plurality of packages, each including one of the plurality of dies and a piece of the heat-dissipating plate.

摘要翻译： 形成封装结构的方法包括提供多个管芯; 将多个模具附接到散热板上; 以及将所述散热板锯切成多个封装，每个封装包括所述多个管芯中的一个和所述散热板的一个。

公开(公告)号：US07662665B2

公开(公告)日：2010-02-16

申请号：US11655844

申请日：2007-01-22

申请人： Chen-Shien Chen ,  Kuo-Chin Chang ,  Szu-Wei Lu ,  Pei-Haw Tsao ,  Chung-Yu Wang ,  Han-Liang Tseng ,  Mirng-Ji Lii

发明人： Chen-Shien Chen ,  Kuo-Chin Chang ,  Szu-Wei Lu ,  Pei-Haw Tsao ,  Chung-Yu Wang ,  Han-Liang Tseng ,  Mirng-Ji Lii

IPC分类号： H01L21/00

CPC分类号： H01L23/49816 ,  H01L21/4853 ,  H01L23/49827 ,  H01L24/02 ,  H01L24/11 ,  H01L24/16 ,  H01L2224/02319 ,  H01L2224/02321 ,  H01L2224/0401 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/05042 ,  H01L2924/14 ,  H01L2924/351 ,  H01L2924/00

摘要： A method for fabricating a semiconductor package is provided. In one embodiment, a semiconductor chip having a plurality of exposed conductive layers thereon is provided. A first substrate having a first surface and a second surface is provided, the first surface having a plurality of exposed via plugs thereunder. The semiconductor chip is bonded to the first substrate, wherein the plurality of exposed conductor layers are aligned and in contact with the surfaces of the exposed via plugs. A portion of the second surface of the first substrate is then removed to expose the opposite ends of the plurality of via plugs. A plurality of UBM layers is formed on the surfaces of the opposite ends of the plurality of via plugs. A plurality of solder bumps is formed and mounted on the UBM layers. A second substrate having a first surface and a second surface is provided, the solder bumps being mounted to the first surface of the second substrate. A plurality of solder balls is formed and mounted to the second surface of the second substrate. A third substrate is mounted to the solder balls.

摘要翻译： 提供一种制造半导体封装的方法。 在一个实施例中，提供其上具有多个暴露的导电层的半导体芯片。 提供具有第一表面和第二表面的第一基底，所述第一表面在其下具有多个暴露的通孔塞。 半导体芯片被接合到第一基板，其中多个暴露的导体层被对准并且与暴露的通孔塞的表面接触。 然后去除第一基板的第二表面的一部分以暴露多个通孔塞的相对端。 在多个通孔塞的相对端的表面上形成多个UBM层。 多个焊料凸起形成并安装在UBM层上。 提供具有第一表面和第二表面的第二基底，焊料凸块安装到第二基底的第一表面。 多个焊球形成并安装在第二基板的第二表面上。 第三衬底安装到焊球。

公开(公告)号：US07573138B2

公开(公告)日：2009-08-11

申请号：US11565375

申请日：2006-11-30

申请人： Chien-Hsiun Lee ,  Mirng-Ji Lii

发明人： Chien-Hsiun Lee ,  Mirng-Ji Lii

IPC分类号： H01L23/48 ,  H01L23/52 ,  H01L29/40

CPC分类号： H01L21/563 ,  H01L23/3114 ,  H01L23/3171 ,  H01L24/10 ,  H01L24/13 ,  H01L2224/05001 ,  H01L2224/05026 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05568 ,  H01L2224/056 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/13 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/73203 ,  H01L2924/00013 ,  H01L2924/01006 ,  H01L2924/01022 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2224/13099 ,  H01L2924/00 ,  H01L2924/00014

摘要： A stress decoupling structure provided underneath the under-ball-metallurgy (UBM) pads of a flip-chip bonding integrated circuit (IC) chip enhances the cyclic fatigue life of the solder joints formed by the solder bumps on the IC chip. The stress decoupling structure is formed from an elastic polymer layer provided over the active surface of the integrated circuit chip. A plurality of conductive metal posts are formed in the elastic polymer layer, extending between one of the contact pads on the active surface of the chip and one of the UBM pads. Solder bumps provided on the UBM pads form the solder joints between the chip and the next level interconnect structure.

摘要翻译： 在倒装芯片接合集成电路（IC）芯片的下球冶金（UBM）焊盘下面提供的应力去耦结构增强了由IC芯片上的焊料凸块形成的焊点的循环疲劳寿命。 应力去耦结构由设置在集成电路芯片的有源表面上的弹性聚合物层形成。 多个导电金属柱形成在弹性聚合物层中，在芯片的有效表面上的一个接触焊盘之一和UBM焊盘之一之间延伸。 UBM焊盘上提供的焊料凸块形成芯片和下一级互连结构之间的焊接点。

公开(公告)号：US20080308932A1

公开(公告)日：2008-12-18

申请号：US11761722

申请日：2007-06-12

申请人： Mirng-Ji Lii ,  Hsin-Hui Lee

发明人： Mirng-Ji Lii ,  Hsin-Hui Lee

IPC分类号： H01L23/48

CPC分类号： H01L23/3192 ,  H01L24/81 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05569 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/13565 ,  H01L2224/16058 ,  H01L2224/16059 ,  H01L2224/274 ,  H01L2224/81191 ,  H01L2224/81211 ,  H01L2224/81801 ,  H01L2224/8192 ,  H01L2924/00013 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/12041 ,  H01L2924/14 ,  H01L2224/29099 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/01014 ,  H01L2924/013

摘要： A semiconductor structure includes a plurality of solder structures between a first substrate and a second substrate. A first encapsulation material is substantially around a first one of the solder structures and a second encapsulation material is substantially around a second one of the solder structures. The first one and the second one of the solder structures are near to each other and a gap is between the first encapsulation material and the second encapsulation material.

摘要翻译： 半导体结构包括在第一基板和第二基板之间的多个焊料结构。 第一封装材料基本上围绕第一种焊料结构，第二封装材料基本上围绕第二种焊料结构。 第一个和第二个焊料结构彼此靠近，第一封装材料和第二封装材料之间有一个间隙。

公开(公告)号：US20080280393A1

公开(公告)日：2008-11-13

申请号：US11746442

申请日：2007-05-09

申请人： Hsin-Hui Lee ,  Mirng-Ji Lii

发明人： Hsin-Hui Lee ,  Mirng-Ji Lii

IPC分类号： H01L21/60 ,  H01L23/48

CPC分类号： H01L24/11 ,  H01L23/3114 ,  H01L2224/1134 ,  H01L2224/13022 ,  H01L2224/1308 ,  H01L2224/131 ,  H01L2224/13124 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16 ,  H01L2924/00011 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/12041 ,  H01L2924/14 ,  H01L2224/13099 ,  H01L2224/29099 ,  H01L2924/00 ,  H01L2224/0401

摘要： A method for forming a semiconductor structure includes forming a first connector over at least one pad of a first substrate, the first connector having at least one curved sidewall. An encapsulation layer is formed at least partially over the first connector so as to partially expose a top surface of the first connector. A solder structure is formed, contacting the first connector.

摘要翻译： 一种用于形成半导体结构的方法包括在第一基板的至少一个焊盘上形成第一连接器，所述第一连接器具有至少一个弯曲的侧壁。 至少部分地在第一连接器上形成封装层，以便部分地暴露第一连接器的顶表面。 形成与第一连接器接触的焊料结构。

公开(公告)号：US20080265378A1

公开(公告)日：2008-10-30

申请号：US11796202

申请日：2007-04-27

申请人： Hsin-Hui Lee ,  Mirng-Ji Lii ,  Shin-Puu Jeng ,  Shang-Yun Hou

发明人： Hsin-Hui Lee ,  Mirng-Ji Lii ,  Shin-Puu Jeng ,  Shang-Yun Hou

IPC分类号： H01L23/544

CPC分类号： H01L23/544 ,  H01L23/585 ,  H01L2223/5442 ,  H01L2223/5446 ,  H01L2924/0002 ,  H01L2924/00

摘要： A scribe line layout design to reduce the damage caused by sawing the wafer is presented. An embodiment comprises metal plates located within the scribe lines and at least partially within the junctions of the scribe lines. Each of these metal plates has one or more slots to help relieve the pressure. Alternatively, instead of metal plates, grooves that may be filled with metal could be placed into the scribe lines. These metal plates could also be used concurrently with a seal ring for better protection during sawing.

摘要翻译： 提出了一种划线设计，以减少锯切锯片造成的损坏。 一个实施例包括位于划线内且至少部分地位于划线内的金属板。 这些金属板中的每一个具有一个或多个槽以帮助减轻压力。 或者，代替金属板，可以将填充有金属的凹槽放置在划线中。 这些金属板也可以与密封环同时使用，以便在锯切期间更好地保护。