公开(公告)号：JP2016526306A

公开(公告)日：2016-09-01

申请号：JP2016533303

申请日：2014-07-11

Applicant: インテル コーポレイション ,  インテル コーポレイション

Inventor： ガネサン，サンカ ,  ジアデー，バッサム ,  ニムカール，ニテシュ

IPC: H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC classification number: H01L25/0657 ,  H01L23/293 ,  H01L24/02 ,  H01L24/03 ,  H01L24/08 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/73 ,  H01L24/80 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L25/03 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/02372 ,  H01L2224/0381 ,  H01L2224/08225 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/1703 ,  H01L2224/17181 ,  H01L2224/27 ,  H01L2224/28105 ,  H01L2224/29006 ,  H01L2224/2919 ,  H01L2224/32058 ,  H01L2224/32105 ,  H01L2224/32145 ,  H01L2224/3301 ,  H01L2224/33106 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/80903 ,  H01L2224/81191 ,  H01L2224/81203 ,  H01L2224/83102 ,  H01L2224/83191 ,  H01L2224/83203 ,  H01L2224/83855 ,  H01L2224/92 ,  H01L2224/9211 ,  H01L2224/92125 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/0652 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00012 ,  H01L2924/15311 ,  H01L2924/18161 ,  H01L2924/3512 ,  H01L2924/0665 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/00

Abstract: 本開示の実施態様は、集積回路(IC)アセンブリのスケーラブルパッケージアーキテクチャ並びに関連する技法及び構造を記載する。1つの実施態様において、集積回路(IC)アセンブリは、第1の側と、第1の側の反対側に配置される第2の側とを有する、パッケージ基板と、パッケージ基板の第1の側と結合させられるアクティブ側と、アクティブ側の反対側に配置されるインアクティブ側とを有する、第1のダイと、パッケージ基板の第1の側に配置されるモールド化合物とを含み、第1のダイは、第1のダイと第2のダイとの間で電気信号を経路制御するように構成される1以上の貫通シリコンビア(TSV)を有し、モールド化合物は、アクティブ側とインアクティブ側との間で第1のダイの側壁と直接的に接触し、第1の側と第1の側から最も遠いモールド化合物の終端縁との間の距離が、第1のダイのインアクティブ側と第1の側との間の距離以下である。他の実施態様を記載し且つ/或いは請求し得る。

Abstract translation: 本公开的实施例描述了一种集成电路（IC）组件的一个可扩展的封装架构和相关技术和结构。 在一个实施例中，集成电路（IC）组件包括：第一侧，设置在所述第一侧相对的第二侧，和封装基板，所述封装基板的第一侧 以及耦合到形式是活性一侧，并具有相对设置的活动侧的非活动侧，包括第一管芯和模制化合物被放置在封装衬底的第一侧上，所述第一 管芯具有第一管芯和所述第二管芯和一个或多个穿硅通孔被构造成无源侧之间路由控制电信号（TSV），模塑化合物，活性和 与从第一侧和第一侧最远模制化合物的末端边缘之间的距离的第一模具的侧壁的直接接触包括所述第一管芯的非活性侧 它是距离所述第一侧之间更少。 它描述了其他实施例和/或可以要求。

公开(公告)号：JP2016134409A

公开(公告)日：2016-07-25

申请号：JP2015006363

申请日：2015-01-16

Applicant: イビデン株式会社

Inventor： 黒田 展久 ,  二村 博文

IPC: H05K3/46 ,  H01L23/12

CPC classification number: H05K1/0271 ,  H01L21/4857 ,  H01L21/486 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49838 ,  H01L2224/16227 ,  H01L2224/81192 ,  H01L23/49833 ,  H01L23/5389 ,  H01L2924/15331 ,  H01L2924/18161 ,  H01L2924/3511 ,  H05K2201/09227 ,  H05K2201/10674

Abstract: 【課題】反りを低減したプリント配線板を提供する。 【解決手段】半導体素子搭載用のプリント配線板10は第1面と第1面と反対側の第2面とを有する絶縁基板と絶縁基板の第1面上に形成されている第1導体層34Fを有する。プリント配線板10は半導体素子(電子部品)90直下の第1エリアE1と第1エリア以外の第2エリアE2で形成されている。そして、第1エリアE1内に形成されている導体層(ベタパターン)35F1の導体の体積の比率は、第2エリア内に形成されている導体層(ベタパターン)35F2の導体の体積の比率より大きい。 【選択図】図4

Abstract translation: 要解决的问题：提供一种减少翘曲的印刷线路板。解决方案：用于安装半导体元件的印刷线路板10具有在与第一表面相对的一侧具有第一表面和第二表面的绝缘基板，并且第一 形成在绝缘基板的第一表面上的导体层34F。 印刷电路板10由刚好在半导体元件（电子部件）90下方的第一区域E1和除了第一区域之外的第二区域E2形成。 形成在第一区域E1中的导体层（固体图案）35F1的导体的体积比大于在第二区域中形成的导体层（固体图案）35F2的导体的体积比。图4

公开(公告)号：JP5948795B2

公开(公告)日：2016-07-06

申请号：JP2011243504

申请日：2011-11-07

Applicant: イビデン株式会社

Inventor： 古谷 俊樹 ,  小松 大基 ,  國枝 雅敏 ,  藤田 奈緒美 ,  高橋 延也

IPC: H05K3/46 ,  H01L21/60 ,  H01L23/12

CPC classification number: H05K1/113 ,  H01L21/4857 ,  H01L21/568 ,  H01L23/147 ,  H01L23/28 ,  H01L23/3128 ,  H01L23/49822 ,  H01L23/562 ,  H01L24/82 ,  H05K1/0298 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81005 ,  H01L2224/81192 ,  H01L2924/00013 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/351

公开(公告)号：JP5934154B2

公开(公告)日：2016-06-15

申请号：JP2013161180

申请日：2013-08-02

Applicant: サムソン エレクトロ−メカニックス カンパニーリミテッド.

Inventor： イ・ジェ・ス

IPC: H05K3/46 ,  H05K1/18 ,  H01L25/00

CPC classification number: H05K3/4697 ,  H05K1/185 ,  H01L2224/16227 ,  H01L2224/16265 ,  H01L2924/15313 ,  H01L2924/18161 ,  H01L2924/19103 ,  H01L2924/19104 ,  H05K1/0231 ,  H05K1/181 ,  H05K2201/1053 ,  H05K2201/10636 ,  H05K2201/10674 ,  H05K2203/1469 ,  H05K3/3436 ,  Y02P70/611 ,  Y10T29/49139 ,  Y10T29/49142

公开(公告)号：JP2016105498A

公开(公告)日：2016-06-09

申请号：JP2016011536

申请日：2016-01-25

Applicant: インテル コーポレイション

Inventor： デーパック ヴィー. クルカルニ ,  ラッセル ケイ. モーテンセン ,  ジョン エス. グゼック

IPC: H01L25/07 ,  H01L25/18 ,  H01L23/12 ,  H05K3/46 ,  H01L25/065

CPC classification number: H01L23/49827 ,  H01L21/50 ,  H01L23/49822 ,  H01L23/5389 ,  H01L24/19 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/73209 ,  H01L2224/73259 ,  H01L2224/81005 ,  H01L2224/92133 ,  H01L2224/92224 ,  H01L2924/07811 ,  H01L2924/12042 ,  H01L2924/18161 ,  H01L2924/18162 ,  H01L2924/19041 ,  H01L2924/19104 ,  H01L2924/19105

Abstract: 【課題】パッケージアセンブリ、パッケージアセンブリを製造する方法、及びパッケージアセンブリを組み込んだシステムを提供する。 【解決手段】パッケージアセンブリ100は、例えばBBUL(“バンプレス”ビルドアップレイヤ)など、複数のビルドアップ層108を有する基板106を含む。基板の外表面に電気ルーティング機構110が配設される。複数のビルドアップ層に、第一ロジックダイ102と第2のダイ104又はキャパシタとが埋め込まれる。第一ロジックダイを迂回して第2のダイ又はキャパシタと電気ルーティング機構との間で電力又はグランド信号をルーティングする第1の電気経路118が、複数のビルドアップ層内に画成される。 【選択図】図1

Abstract translation: 要解决的问题：提供包装组件，用于制造包装组件的方法和包括包装组件的系统。解决方案：包装组件100包括衬底106，衬底106包括多个堆积层108，例如无扰动积聚 层（BBUL）。 电路由机构110设置在基板的外表面上。 第一逻辑管芯102和第二管芯104或电容器嵌入在多个堆积层中。 第一电路118被限定在多个积层中，以绕过第一逻辑管芯来路由第二管芯或电容器与电路径机构之间的电力或接地信号。图1

公开(公告)号：JP2016094575A

公开(公告)日：2016-05-26

申请号：JP2014232820

申请日：2014-11-17

Applicant: 日東電工株式会社

Inventor： 志賀 豪士 ,  飯野 智絵

IPC: C09J163/00 ,  H01L21/60 ,  H01L23/29 ,  H01L23/31 ,  C09J7/02

CPC classification number: C09J7/02 ,  C09J163/00 ,  H01L21/561 ,  H01L23/293 ,  H01L24/97 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2224/32225 ,  H01L2224/73104 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/83191 ,  H01L23/3128 ,  H01L24/81 ,  H01L2924/0002 ,  H01L2924/181 ,  H01L2924/18161

Abstract: 【課題】製造される半導体装置の外観を良好とすることが可能なセパレータ付き封止用シートの提供。 【解決手段】セパレータ16と、セパレータ16上に積層された封止用シート11とを備え、セパレータ16は、封止用シート11と接する面がアミノアルキド系離型剤で処理されており、150℃で1時間加熱後の封止用シート11とセパレータ16との剥離強度が0.4N/100mm幅未満であり、封止用シート11は、エポキシ樹脂を含むセパレータ付き封止用シート10。 【選択図】図1

Abstract translation: 要解决的问题：为了提供具有隔膜的封装片，使得制造的半导体器件具有优异的外观。解决方案：具有隔膜的封装片10包括：隔板16; 以及层叠在隔膜16上的密封片11.在隔板16中，用氨基醇酸类防粘剂处理与密封片11接触的面。 在150℃下加热1小时后，封装片11与隔片16之间的剥离强度小于0.4N / 100mm宽。 包封片11包括环氧树脂。选择的图：图1

公开(公告)号：JP2016058655A

公开(公告)日：2016-04-21

申请号：JP2014185708

申请日：2014-09-11

Applicant: 株式会社ジェイデバイス

Inventor： 松原 寛明 ,  近井 智哉 ,  石堂 仁則 ,  中村 卓 ,  本多 広一 ,  出町 浩 ,  熊谷 欣一 ,  作元 祥太朗 ,  渡邉 真司 ,  細山田 澄和 ,  中村 慎吾 ,  宮腰 武 ,  岩崎 俊寛 ,  玉川 道昭

IPC: H01L21/301 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01L21/60 ,  H01L21/304

CPC classification number: H01L24/96 ,  H01L21/3043 ,  H01L21/56 ,  H01L21/561 ,  H01L21/565 ,  H01L21/78 ,  H01L23/3114 ,  H01L23/3128 ,  H01L24/19 ,  H01L24/20 ,  H01L24/81 ,  H01L24/94 ,  H01L24/97 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/18 ,  H01L2224/2518 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73209 ,  H01L2224/73253 ,  H01L2224/73259 ,  H01L2224/8203 ,  H01L2224/92124 ,  H01L2224/92224 ,  H01L2224/94 ,  H01L2224/97 ,  H01L23/562 ,  H01L2924/18161 ,  H01L2924/18162 ,  H01L2924/3511 ,  H01L2924/3512

Abstract: 【課題】チップクラック及びバンプ接続不良が抑制され、歩留まりと信頼性が向上された半導体装置の製造方法を提供する。 【解決手段】電極が形成された半導体ウエハ101を準備し、半導体チップ105に形成された第一の半導体素子103と半導体ウエハの電極とをバンプ109を介して電気的に接続し、半導体ウエハと半導体チップとの間隙に第一の絶縁樹脂層111を形成し、半導体ウエハ上に、半導体チップが埋まる厚さまで第二の絶縁樹脂層113を形成し、半導体チップが所定の厚みになるまで第二の絶縁樹脂層と半導体チップとを研削し、その上に第一の絶縁層114を形成し、電極104を露出させる開口部を絶縁樹脂層に形成し、導電性の材料で配線117と端子121を形成し、半導体ウエハを所定の厚さに研削した後、素子領域の境界線に沿って個片化する。 【選択図】図8

Abstract translation: 要解决的问题：提供一种抑制芯片裂纹和不良连接的半导体器件制造方法，并且提高产量和可靠性。解决方案：半导体器件制造方法包括以下步骤：制备形成电极的半导体晶片101; 通过凸块109将形成在半导体芯片105中的第一半导体元件103和半导体晶片的电极电连接; 在半导体晶片和半导体芯片之间形成第一绝缘树脂层111; 在半导体晶片上形成具有嵌入半导体芯片的厚度的第二绝缘树脂层113; 研磨第二绝缘树脂层和半导体芯片直到达到半导体芯片的预定厚度; 在第二绝缘树脂层和半导体芯片上形成第一绝缘层114; 形成用于暴露绝缘树脂层中的电极104的开口; 用导电材料形成布线117和端子121; 将半导体研磨至预定厚度; 并随后沿着元件区域的边界线切割半导体晶片。选择图：图8

公开(公告)号：JP5857129B2

公开(公告)日：2016-02-10

申请号：JP2014534623

申请日：2012-10-01

Applicant: インヴェンサス・コーポレイション

Inventor： クリスプ,リチャード・デューイット ,  ゾーニ,ワエル ,  ハーバ,ベルガセム ,  ランブレクト,フランク

IPC: H01L23/12

CPC classification number: G11C5/04 ,  G11C5/02 ,  G11C5/063 ,  G11C5/066 ,  H01L23/36 ,  H01L23/49816 ,  H01L24/06 ,  H01L24/24 ,  H01L24/49 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L2224/02375 ,  H01L2224/02379 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/05569 ,  H01L2224/0557 ,  H01L2224/06155 ,  H01L2224/06156 ,  H01L2224/06165 ,  H01L2224/06179 ,  H01L2224/06181 ,  H01L2224/06515 ,  H01L2224/12105 ,  H01L2224/131 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/24145 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/48471 ,  H01L2224/49113 ,  H01L2224/49175 ,  H01L2224/73204 ,  H01L2224/73207 ,  H01L2224/73215 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06524 ,  H01L2225/06541 ,  H01L2225/06551 ,  H01L2225/06558 ,  H01L2225/06562 ,  H01L2225/06565 ,  H01L2225/06568 ,  H01L2225/06575 ,  H01L2225/06589 ,  H01L23/13 ,  H01L23/3128 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/50 ,  H01L24/13 ,  H01L24/16 ,  H01L24/48 ,  H01L24/73 ,  H01L25/18 ,  H01L2924/00014 ,  H01L2924/01322 ,  H01L2924/1434 ,  H01L2924/1435 ,  H01L2924/1436 ,  H01L2924/1438 ,  H01L2924/15172 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/157 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/1579 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/3011 ,  H05K1/181 ,  H05K2201/09227 ,  H05K2201/10159

公开(公告)号：JP2015185845A

公开(公告)日：2015-10-22

申请号：JP2014215412

申请日：2014-10-22

Applicant: 恆勁科技股▲ふん▼有限公司

Inventor： 許 詩濱

IPC: H01L25/07 ,  H01L25/18 ,  H01L21/60 ,  H01L23/12 ,  H01L23/28 ,  H01L25/065

CPC classification number: H01L25/0657 ,  H01L21/4853 ,  H01L21/565 ,  H01L21/6835 ,  H01L21/768 ,  H01L23/293 ,  H01L23/3107 ,  H01L23/528 ,  H01L23/5384 ,  H01L23/5389 ,  H01L24/17 ,  H01L24/19 ,  H01L24/20 ,  H01L25/50 ,  H01L21/568 ,  H01L2221/68359 ,  H01L2221/68381 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/13147 ,  H01L2224/16113 ,  H01L2224/16227 ,  H01L2224/1623 ,  H01L2224/16235 ,  H01L2224/16238 ,  H01L2224/211 ,  H01L2224/81005 ,  H01L2224/81424 ,  H01L2224/81447 ,  H01L2224/81455 ,  H01L2224/8146 ,  H01L2224/81904 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06544 ,  H01L2225/06586 ,  H01L2225/06593 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/49811 ,  H01L24/11 ,  H01L24/16 ,  H01L24/81 ,  H01L2924/01014 ,  H01L2924/06 ,  H01L2924/0665 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18161

Abstract: 【課題】パッケージ構造及びその製造方法を提供する。 【解決手段】このパッケージ構造は、絶縁保護層と、少なくとも一つの金属ケーブルを包含して該絶縁保護層の上に設置される導線層と、第1パッケージユニットを包含し、該第1パッケージユニットは、複数の金属柱状物、一つの第1集積回路チップ、第1成形コンパウンド層を包含し、並びに該導線層の上に設置され、これら金属柱状物は導電柱領域内に設置されて該少なくとも一つの金属ケーブルに電気的に接続され、該第1集積回路チップは素子領域内に設置され並びに該少なくとも一つの金属ケーブルに電気的に接続され、該第1成形コンパウンド層は該第1パッケージユニット内のこれら金属柱状物及び該第1集積回路チップ以外の部分に充填される。 【選択図】図2

Abstract translation: 要解决的问题：提供封装结构及其制造方法。解决方案：封装结构包括：保护绝缘层; 布线层，其包括至少一根金属线并设置在所述保护绝缘层上; 和第一包装单元。 第一封装单元设置在布线层上，并且包括多个金属柱，第一集成电路芯片和第一模塑复合层。 多个金属柱位于导电柱区域中并与至少一个金属线电连接，第一集成电路芯片位于器件区域中并与至少一个金属线电连接，第一成型 复合层填充除了多个金属柱之外的部分，第一封装单元中的第一集成电路芯片。

公开(公告)号：JP2015162660A

公开(公告)日：2015-09-07

申请号：JP2014038891

申请日：2014-02-28

Applicant: イビデン株式会社

Inventor： 吉川 和弘 ,  苅谷 隆

IPC: H05K3/46 ,  H01L23/12 ,  H05K1/14

CPC classification number: H05K1/111 ,  H01L24/09 ,  H05K3/28 ,  H05K3/4007 ,  H01L2224/16225 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18161 ,  H05K1/144 ,  H05K2201/042 ,  H05K2201/068 ,  H05K2201/09745 ,  H05K2201/098 ,  H05K2201/10977 ,  H05K2201/2072 ,  H05K2203/0353 ,  H05K2203/0361 ,  H05K2203/0405 ,  H05K2203/0594 ,  H05K2203/0597 ,  H05K2203/1184 ,  H05K3/3436 ,  H05K3/3452 ,  H05K3/3478 ,  H05K3/4644 ,  Y02P70/611

Abstract: 【課題】 プリント配線板と該プリント配線板上に搭載される上基板との間の接続信頼性を高め得るプリント配線板の提供。 【解決手段】 金属ポスト77の径d1がソルダーレジスト層70Fの第2開口71FPの径d2よりも小さいため、金属ポスト77がソルダーレジスト層70Fと接触せず、ソルダーレジスト層からの熱応力を受けない。このため、金属ポストの接続信頼性が高い。 【選択図】 図2

Abstract translation: 要解决的问题：提供一种改善印刷线路板和安装在印刷线路板上的上基板之间的连接可靠性的印刷线路板。解决方案：由于金属柱77的直径d1小于 阻焊层70F的第二开口71FP，金属柱77不与阻焊层70F接触，并且不受阻焊层70F的热应力。 因此，金属柱77的连接可靠性高。