公开(公告)号：WO2014207590A2

公开(公告)日：2014-12-31

申请号：PCT/IB2014/061968

申请日：2014-06-05

申请人： KONINKLIJKE PHILIPS N.V.

发明人： LEI, Jipu ,  SCHIAFFINO, Stefano ,  NICKEL, Alexander H. ,  NG, Mooi Guan ,  AKRAM, Salman

IPC分类号： H01L21/60

CPC分类号： H01L24/11 ,  B23K1/20 ,  H01L21/4853 ,  H01L23/49816 ,  H01L24/03 ,  H01L24/06 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/81 ,  H01L24/94 ,  H01L2224/0345 ,  H01L2224/03614 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05647 ,  H01L2224/0603 ,  H01L2224/06102 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/1147 ,  H01L2224/1182 ,  H01L2224/11825 ,  H01L2224/11826 ,  H01L2224/1184 ,  H01L2224/11845 ,  H01L2224/119 ,  H01L2224/11902 ,  H01L2224/13017 ,  H01L2224/13022 ,  H01L2224/13147 ,  H01L2224/13564 ,  H01L2224/13582 ,  H01L2224/136 ,  H01L2224/13611 ,  H01L2224/13639 ,  H01L2224/13644 ,  H01L2224/13655 ,  H01L2224/1403 ,  H01L2224/14051 ,  H01L2224/14104 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/81205 ,  H01L2224/81801 ,  H01L2224/81815 ,  H01L2224/94 ,  H01L2924/12041 ,  H01L2224/11 ,  H01L2224/03 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2224/1146 ,  H01L2924/00

摘要： A technique is disclosed for causing the top surfaces of solder bumps on a chip to be in the same plane to ensure a more reliable bond between the chip and a substrate. The chip is provided with solder pads that may have different heights. A dielectric layer is formed between the solder pads. A relatively thick metal layer is plated over the solder pads. The metal layer is planarized to cause the top surfaces of the metal layer portions over the solder pads to be in the same plane and above the dielectric layer. A substantially uniformly thin layer of solder is deposited over the planarized metal layer portions so that the top surfaces of the solder bumps are substantially in the same plane. The chip is then positioned over a substrate having corresponding metal pads, and the solder is reflowed or ultrasonically bonded to the substrate pads.

摘要翻译： 公开了一种技术，用于使芯片上的焊料凸块的顶表面处于同一平面，以确保芯片和基板之间的更可靠的结合。 该芯片设置有可能具有不同高度的焊盘。 在焊盘之间形成电介质层。 在焊盘上电镀较厚的金属层。 金属层被平坦化以使焊料上方的金属层部分的顶表面位于相同的平面内并在电介质层上方。 在平坦化的金属层部分上沉积基本均匀的薄的焊料层，使得焊料凸块的顶表面基本上在同一平面内。 然后将芯片定位在具有对应的金属焊盘的衬底上，并且焊料被回流或超声波结合到衬底焊盘。

公开(公告)号：WO2014206086A1

公开(公告)日：2014-12-31

申请号：PCT/CN2014/071483

申请日：2014-01-26

申请人： 清华大学

发明人： 蔡坚 ,  刘子玉 ,  王谦 ,  王水弟 ,  胡杨 ,  陈瑜

IPC分类号： H01L21/60

CPC分类号： H01L24/81 ,  H01L24/13 ,  H01L24/14 ,  H01L24/17 ,  H01L2224/13011 ,  H01L2224/13015 ,  H01L2224/13017 ,  H01L2224/13023 ,  H01L2224/14051 ,  H01L2224/1705 ,  H01L2224/17107 ,  H01L2224/81193 ,  H01L2224/81194 ,  H01L2224/81201 ,  H01L2224/8122 ,  H01L2224/81345 ,  H01L2224/81355 ,  H01L2224/81359 ,  H01L2224/8182 ,  H01L2224/81897 ,  H01L2224/81898 ,  H01L2224/81906 ,  H01L2224/94 ,  H01L2224/81

摘要： 本发明针对现有键合方法都存在温度高、压力大且表面改性成本高等问题，提供一种键合方法及采用该键合方法形成的键合结构，其能够克服这些缺陷且能够在常温低压下进行晶圆级键合，该键合方法包括：生成能够相互嵌套的键合结构，其中所述能够相互嵌套的键合结构之间的摩擦热大于它们之间的键合能；以及利用所述能够相互嵌套的键合结构之间的摩擦热来键合所述能够相互嵌套的键合结构。

公开(公告)号：WO2013072775A3

公开(公告)日：2013-11-21

申请号：PCT/IB2012003051

申请日：2012-10-10

申请人： MARVELL WORLD TRADE LTD

发明人： WU ALBERT ,  WEI CHIEN-CHUAN

IPC分类号： H01L23/13 ,  H01L21/48 ,  H01L23/498

CPC分类号： H01L23/147 ,  H01L21/486 ,  H01L23/13 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49894 ,  H01L23/60 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0655 ,  H01L25/0657 ,  H01L2224/12105 ,  H01L2224/131 ,  H01L2224/1403 ,  H01L2224/14051 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/1703 ,  H01L2224/17106 ,  H01L2224/17181 ,  H01L2224/17519 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/451 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48463 ,  H01L2224/4847 ,  H01L2224/73204 ,  H01L2224/73207 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06541 ,  H01L2225/06568 ,  H01L2225/06575 ,  H01L2225/06586 ,  H01L2225/06589 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/12035 ,  H01L2924/12042 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/1515 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/157 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/19041 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/81 ,  H01L2224/11 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： An apparatus configured to be coupled onto a substrate, wherein the apparatus comprises a semiconductor substrate and the semiconductor substrate includes a plurality of trenches defined within a side of the semiconductor substrate. The apparatus further comprises an interconnect layer over portions of the side of the semiconductor substrate, wherein the portions of the side of the semiconductor substrate include the plurality of trenches defined within the side of the semiconductor substrate. Each trench is configured to respectively receive a solder ball to provide an interface between i) the interconnect layer and ii) the substrate to which the apparatus is to be coupled.

摘要翻译： 一种被配置为耦合到衬底上的装置，其中所述装置包括半导体衬底，并且所述半导体衬底包括限定在所述半导体衬底的侧面内的多个沟槽。 该装置还包括位于半导体衬底侧的部分上的互连层，其中半导体衬底侧面的部分包括限定在半导体衬底侧面的多个沟槽。 每个沟槽被配置为分别接收焊球以在i）互连层和ii）与该装置耦合的衬底之间提供界面。

公开(公告)号：WO2013013204A3

公开(公告)日：2013-03-14

申请号：PCT/US2012047722

申请日：2012-07-20

申请人： QUALCOMM INC ,  BAO ZHONGPING ,  BURRELL JAMES D ,  GU SHIQUN

发明人： BAO ZHONGPING ,  BURRELL JAMES D ,  GU SHIQUN

IPC分类号： H01L23/485 ,  H01L21/60

CPC分类号： H01L24/14 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/742 ,  H01L24/81 ,  H01L2224/0345 ,  H01L2224/0401 ,  H01L2224/05011 ,  H01L2224/05015 ,  H01L2224/05017 ,  H01L2224/05558 ,  H01L2224/056 ,  H01L2224/1146 ,  H01L2224/13012 ,  H01L2224/13013 ,  H01L2224/13014 ,  H01L2224/13015 ,  H01L2224/13017 ,  H01L2224/13018 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/1403 ,  H01L2224/14051 ,  H01L2224/14142 ,  H01L2224/16057 ,  H01L2224/17051 ,  H01L2224/81211 ,  H01L2224/814 ,  H01L2224/81801 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/014 ,  H01L2924/3512 ,  H01L2924/00015 ,  H01L2924/00014

摘要： Pillars (300, 306, 502) having a directed compliance geometry are arranged to couple a semiconductor die (400, 500) to a substrate. The direction of maximum compliance of each pillar (300, 306, 502) may be aligned with the direction of maximum stress caused by unequal thermal expansion and contraction of the semiconductor die (400, 500) and the substrate. Pillars (300, 306, 502) may be designed and constructed with various shapes having particular compliance characteristics and particular directions (302, 304, 308, 310, 504) of maximum compliance. The shape and orientation of the pillars (300, 306, 502) may be selected as a function of their location on a die (400, 500) to accommodate the direction and magnitude of stress at their location. Pillars (610) may also be fabricated with particular shapes by patterning a material (604) such as a passivation material on a pad on a die (600) to increase the surface area upon which the pillar (610) is plated or deposited.

摘要翻译： 布置具有定向柔性几何形状的支柱（300,306,502）以将半导体管芯（400,500）耦合到衬底。 每个支柱（300,306,502）的最大顺应性的方向可以与由半导体管芯（400,500）和衬底的不相等的热膨胀和收缩引起的最大应力的方向对齐。 支柱（300,306,502）可以被设计和构造成具有特定柔量特性的各种形状和具有最大顺从性的特定方向（302,304,308,304,504）。 可以选择支柱（300,306,502）的形状和取向作为其在模具（400,500）上的位置的函数，以适应其位置处的应力的方向和大小。 也可以通过在模具（600）上的垫上图案化诸如钝化材料的材料（604）以增加柱（610）被镀或沉积的表面积，来制造具有特定形状的支柱（610）。

公开(公告)号：WO2011147695A1

公开(公告)日：2011-12-01

申请号：PCT/EP2011/057777

申请日：2011-05-13

申请人： INTERNATIONAL BUSINESS MACHINES CORPORATION ,  IBM UNITED KINGDOM LIMITED ,  RAY, Sudipta, Kumar ,  PERFECTO, Eric, Daniel ,  FLEISCHMAN, Thomas

发明人： RAY, Sudipta, Kumar ,  PERFECTO, Eric, Daniel ,  FLEISCHMAN, Thomas

IPC分类号： H01L25/065 ,  H01L25/18 ,  H01L21/60

CPC分类号： H01L25/0657 ,  H01L23/49811 ,  H01L23/49827 ,  H01L24/04 ,  H01L24/05 ,  H01L24/06 ,  H01L24/14 ,  H01L24/16 ,  H01L25/0652 ,  H01L25/18 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/06051 ,  H01L2224/06135 ,  H01L2224/06136 ,  H01L2224/06177 ,  H01L2224/06181 ,  H01L2224/1308 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13116 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/14051 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/81801 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06558 ,  H01L2225/06572 ,  H01L2225/06586 ,  H01L2924/00013 ,  H01L2924/0002 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01075 ,  H01L2924/01077 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/00014 ,  H01L2924/01046 ,  H01L2924/01028 ,  H01L2224/13099 ,  H01L2224/05552 ,  H01L2924/00

摘要： In an apparatus for connecting integrated circuit devices, a plurality of primary electrically conductive contacts and a plurality of primary electrically conductive pillars are electrically coupled to a primary integrated circuit device. The plurality of primary electrically conductive contacts form a pattern corresponding to secondary electrically conductive contacts disposed on one or more secondary integrated circuit devices. The plurality of primary electrically conductive pillars extends away from the primary integrated circuit device. The plurality of primary electrically conductive pillars forms a pattern that corresponds to substrate electrically conductive contacts that are disposed on a substrate. The plurality of primary electrically conductive pillars and associated connecting material provide a standoff height between the primary integrated circuit device and the substrate that is greater than or equal to a height of the one or more secondary integrated circuit devices.

摘要翻译： 在用于连接集成电路器件的装置中，多个初级导电触头和多个初级导电柱电耦合到初级集成电路器件。 多个初级导电触点形成对应于设置在一个或多个次级集成电路器件上的次级导电触点的图案。 多个主导电支柱远离主集成电路装置延伸。 多个主导电柱形成对应于设置在基板上的基板导电触点的图案。 多个初级导电柱和相关联的连接材料提供主集成电路器件和衬底之间的间隔高度，其大于或等于一个或多个次级集成电路器件的高度。

公开(公告)号：WO01091183A1

公开(公告)日：2001-11-29

申请号：PCT/US2001/015928

申请日：2001-05-17

IPC分类号： H01L21/48 ,  H01L23/498 ,  H01L23/538 ,  H05K3/34 ,  H01L23/48 ,  H01L23/52 ,  H01L29/40

CPC分类号： H01L23/5386 ,  H01L21/4853 ,  H01L23/49816 ,  H01L23/49838 ,  H01L2224/0401 ,  H01L2224/05552 ,  H01L2224/13012 ,  H01L2224/14051 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/10253 ,  H05K3/341 ,  H05K3/3436 ,  H01L2924/00 ,  H01L2924/00012

摘要： A solder bar compatible with conventional flip chip technology fabrication methods for high power/high current applications includes first and second generally circular solder pads of diameter D formed on a substrate and connected by a solder bar pad of width BW (Fig. 4). The centers of the generally circular solder pads are spaced apart by distance bar length BL. A mass of solder having volume VB and over the solder bar pads to form a dog-bone shaped solder bar (Fig. 5-8). The solder bar reaches height H1 above the centers of the first and second generally circular pads and reaching height H2 above the mid point of the solder bar pad. The values for the diameter D, bar length BL, bar width BW and solder volume VB are selected in a manner that H1 and H2 are approximately equal. Conventional circular (as viewed from above) solder bumps can be formed upon the same substrate; in this case heights H1 and H2 are made approximately equal to the height of the conventional solder bumps.

摘要翻译： 与用于高功率/高电流应用的常规倒装芯片技术制造方法兼容的焊料条包括直径为D的第一和第二通常为圆形的焊盘，其形成在衬底上并且通过宽度为BW的焊料焊盘（图4）连接。 大致圆形焊盘的中心间隔距离棒长度BL。 大量焊料，其体积为VB并且焊锡条焊盘上方形成一个狗骨形焊条（图5-8）。 焊料棒在第一和第二大体圆形焊盘的中心之上达到高度H1，并在焊料条焊盘的中点之上达到高度H2。 以H1和H2近似相等的方式选择直径D，条长度BL，条宽BW和焊料体积VB的值。 常规的圆形（如上所述）可以在相同的基板上形成焊料凸块; 在这种情况下，高度H1和H2大致等于常规焊料凸块的高度。

公开(公告)号：WO2015030670A1

公开(公告)日：2015-03-05

申请号：PCT/SG2013/000374

申请日：2013-08-28

申请人： INSTITUTE OF TECHNICAL EDUCATION

发明人： LEE, Teck Kheng ,  SER, Bok Leng

IPC分类号： H01L21/44 ,  H01L21/28 ,  H01L23/522 ,  H01L29/41 ,  H01L23/488

CPC分类号： H01L23/49838 ,  H01L21/4853 ,  H01L21/4857 ,  H01L23/3192 ,  H01L23/49811 ,  H01L23/49822 ,  H01L23/525 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L2224/02333 ,  H01L2224/03462 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/05009 ,  H01L2224/05022 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05164 ,  H01L2224/05166 ,  H01L2224/05548 ,  H01L2224/05567 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05664 ,  H01L2224/05666 ,  H01L2224/1134 ,  H01L2224/11462 ,  H01L2224/11472 ,  H01L2224/11849 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/13082 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13193 ,  H01L2224/1403 ,  H01L2224/14051 ,  H01L2224/16238 ,  H01L2924/00014 ,  H01L2924/01028 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/01029

摘要： A multilayer structure for a semiconductor device and a method of forming a multilayer structure for a semiconductor device. The multilayer structure comprises: a substrate having an electrically conductive portion thereon; a dielectric layer formed over the substrate; the dielectric layer comprising an opening over at least part of the electrically conductive portion; and a conductive pillar formed on the at least part of the electrically conductive portion; wherein the conductive pillar comprises walls defined by at least the opening of the dielectric layer and an opening of a patterned layer.

摘要翻译： 一种用于半导体器件的多层结构和形成半导体器件的多层结构的方法。 多层结构包括：其上具有导电部分的基板; 形成在所述基板上的电介质层; 所述电介质层包括在所述导电部分的至少一部分上的开口; 以及形成在所述导电部分的至少一部分上的导电柱; 其中所述导电柱包括至少由所述电介质层的开口和图案化层的开口限定的壁。

公开(公告)号：WO2014142076A1

公开(公告)日：2014-09-18

申请号：PCT/JP2014/056186

申请日：2014-03-10

申请人： ピーエスフォー ルクスコ エスエイアールエル ,  長谷川 優 ,  片桐 光昭

发明人： 長谷川　優 ,  片桐　光昭

IPC分类号： H01L21/60 ,  H01L21/3205 ,  H01L21/768 ,  H01L21/822 ,  H01L23/12 ,  H01L23/522 ,  H01L27/04

CPC分类号： H01L24/49 ,  H01L22/32 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49838 ,  H01L23/525 ,  H01L24/02 ,  H01L24/05 ,  H01L24/09 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/32 ,  H01L24/33 ,  H01L24/48 ,  H01L25/0657 ,  H01L2224/0235 ,  H01L2224/02375 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05554 ,  H01L2224/05567 ,  H01L2224/13006 ,  H01L2224/13012 ,  H01L2224/13013 ,  H01L2224/13021 ,  H01L2224/13024 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/14051 ,  H01L2224/141 ,  H01L2224/14155 ,  H01L2224/14156 ,  H01L2224/14177 ,  H01L2224/16225 ,  H01L2224/17517 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/33181 ,  H01L2224/48091 ,  H01L2224/48105 ,  H01L2224/48227 ,  H01L2224/49113 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/81191 ,  H01L2225/0651 ,  H01L2225/06565 ,  H01L2924/00014 ,  H01L2924/15183 ,  H01L2924/15311 ,  H01L2924/181 ,  H05K1/025 ,  H05K1/141 ,  H05K1/185 ,  H05K2201/10734 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： 【課題】パッド電極による占有面積を抑制しつつ、プロービングを行うことが可能なウェハレベルパッケージ構造を有する半導体装置を提供する。 【解決手段】主面に設けられた第１及び第２のパッド電極１２０ａ，１２０ｂを有する半導体チップ１００と、半導体チップ１００の主面を覆う絶縁膜３１０，３３０と、絶縁膜３１０，３３０間に設けられた再配線層３２０と、絶縁膜３３０上に設けられた複数の外部端子３４０とを備える。第１のパッド電極１２０ａと第２のパッド電極１２０ｂは平面サイズが互いに異なり、第１及び第２のパッド電極１２０ａ，１２０ｂは、再配線層３２０を介して複数の外部端子３４０のいずれかに接続されている。本発明によれば、サイズの異なるパッド電極１２０ａ，１２０ｂが混在していることから、パッド電極による占有面積を抑制しつつ、プロービングを容易に行うことが可能となる。

摘要翻译： 提供具有晶片级封装结构的半导体器件，其允许探测，同时减少焊盘电极占据的面积。 [解决方案]在本发明中，提供了一种半导体芯片（100），其具有设置在其主表面上的第一和第二焊盘电极（120a，120b） 覆盖半导体芯片（100）的主表面的绝缘膜（310,330）; 布置在所述绝缘膜（310,330）之间的再布线层（320）; 以及设置在绝缘膜（330）的顶部上的多个外部端子（340）。 第一焊盘电极（120a）和第二焊盘电极（120b）的平面尺寸彼此不同，并且第一焊盘电极（120a）和第二焊盘电极（120b）连接到多个外部端子 （340）经由重新布线层（320）。 根据本发明，由于不同尺寸的焊盘电极（120a，120b）是混合的，所以可以容易地进行探测，同时减少焊盘电极占据的面积。

公开(公告)号：WO2014107301A1

公开(公告)日：2014-07-10

申请号：PCT/US2013/075672

申请日：2013-12-17

申请人： INVENSAS CORPORATION

发明人： HABA, Belgacem ,  MOHAMMED, Ilyas ,  CASKEY, Terrence ,  CO, Reynaldo ,  CHAU, Ellis

IPC分类号： H01L23/498 ,  H01L25/10 ,  H01L25/065 ,  H01L23/00 ,  H01L23/31

CPC分类号： H05K1/11 ,  H01L21/56 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/3157 ,  H01L23/49811 ,  H01L23/528 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L25/03 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/10126 ,  H01L2224/11334 ,  H01L2224/1134 ,  H01L2224/1191 ,  H01L2224/13017 ,  H01L2224/13022 ,  H01L2224/13076 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13101 ,  H01L2224/1403 ,  H01L2224/14051 ,  H01L2224/14135 ,  H01L2224/16105 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/1703 ,  H01L2224/17051 ,  H01L2224/32225 ,  H01L2224/45012 ,  H01L2224/45014 ,  H01L2224/45015 ,  H01L2224/45101 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45155 ,  H01L2224/45624 ,  H01L2224/45655 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/1023 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/15322 ,  H01L2924/181 ,  H01L2924/19107 ,  H05K1/0298 ,  H05K1/181 ,  H05K1/185 ,  H05K2201/10515 ,  H05K2201/10977 ,  Y02P70/611 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/014

摘要： A structure (10) may include bond elements (24) having bases joined to conductive elements (18) at a first portion of a first surface and end surfaces remote from the substrate (12). A dielectric encapsulation element (40) may overlie and extend from the first portion and fill spaces between the bond elements (24) to separate the bond elements (24) from one another. The encapsulation element (40) has a third surface facing away from the first surface. Unencapsulated portions of the bond elements (24) are defined by at least portions of the end surfaces uncovered by the encapsulation element at the third surface. The encapsulation element (40) at least partially defines a second portion (210) of the first surface that is other than the first portion and has an area sized to accommodate an entire area of a microelectronic element (602). Some conductive elements (18) are at the second portion and configured for connection with such microelectronic element (602).

摘要翻译： 结构（10）可以包括在第一表面的第一部分和远离基底（12）的端表面处具有连接到导电元件（18）的基底的结合元件（24）。 电介质封装元件（40）可以从第一部分覆盖并延伸并填充接合元件（24）之间的空间，以将接合元件（24）彼此分离。 封装元件（40）具有背离第一表面的第三表面。 粘合元件（24）的未封装的部分由在第三表面处被封装元件未覆盖的端面的至少一部分限定。 封装元件（40）至少部分地限定第一表面的除第一部分之外的第二部分（210），并且具有尺寸适于容纳微电子元件（602）的整个区域的区域。 一些导电元件（18）位于第二部分并被配置为与这种微电子元件（602）连接。

公开(公告)号：WO2014004520A1

公开(公告)日：2014-01-03

申请号：PCT/US2013/047634

申请日：2013-06-25

申请人： ADVANCED MICRO DEVICES, INC. ,  SU, Michael, Zhuoying ,  LEI, Fu ,  KUECHENMEISTER, Frank

发明人： SU, Michael, Zhuoying ,  LEI, Fu ,  KUECHENMEISTER, Frank

IPC分类号： H01L23/528 ,  H01L21/768

CPC分类号： H01L23/3192 ,  H01L21/76804 ,  H01L23/562 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L2224/03462 ,  H01L2224/0401 ,  H01L2224/05558 ,  H01L2224/05572 ,  H01L2224/056 ,  H01L2224/0603 ,  H01L2224/06051 ,  H01L2224/06131 ,  H01L2224/06141 ,  H01L2224/11462 ,  H01L2224/11472 ,  H01L2224/11474 ,  H01L2224/1148 ,  H01L2224/13017 ,  H01L2224/13022 ,  H01L2224/13027 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/1403 ,  H01L2224/14051 ,  H01L2224/14104 ,  H01L2224/14131 ,  H01L2224/16237 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/00012 ,  H01L2924/01047 ,  H01L2924/01029 ,  H01L2224/05552 ,  H01L2224/03 ,  H01L2224/11

摘要： Integrated circuit packages comprise vias, each of which extends from a pad in communication with an integrated circuit on a semiconductor chip through insulating material overlying the semiconductor chip to an attachment surface facing a substrate. The portion of each via proximate the attachment surface is laterally offset from the portion proximate the pad from which it extends in a direction away from the centre of the semiconductor chip. Metallic material received in the vias mechanically and electrically interconnects the semiconductor chip to the substrate.

摘要翻译： 集成电路封装包括通孔，每个通孔从与半导体芯片上的集成电路通信的焊盘延伸通过覆盖半导体芯片的绝缘材料到面向衬底的附接表面。 每个通孔的靠近附接表面的部分从靠近焊盘的部分横向偏移，从该部分沿着该部分沿远离半导体芯片的中心的方向延伸。 通孔中容纳的金属材料将半导体芯片机械地电连接到基板。