公开(公告)号：WO2015175554A3

公开(公告)日：2016-01-07

申请号：PCT/US2015030410

申请日：2015-05-12

Applicant: INVENSAS CORP

Inventor： KATKAR RAJESH ,  UZOH CYPRIAN EMEKA

IPC: H01L21/60 ,  H01L21/48 ,  H01L21/56 ,  H01L21/98 ,  H01L23/31 ,  H01L23/485 ,  H01L23/498 ,  H01L25/065 ,  H01L25/10

CPC classification number: H01L24/14 ,  B23K1/0016 ,  B23K3/0623 ,  B23K35/0244 ,  B23K35/0266 ,  B23K2201/40 ,  H01L21/02225 ,  H01L21/4853 ,  H01L21/56 ,  H01L21/563 ,  H01L21/565 ,  H01L23/3114 ,  H01L23/3135 ,  H01L23/49811 ,  H01L23/49816 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/73 ,  H01L24/742 ,  H01L24/81 ,  H01L24/83 ,  H01L24/98 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/03318 ,  H01L2224/0332 ,  H01L2224/0333 ,  H01L2224/0391 ,  H01L2224/05022 ,  H01L2224/05073 ,  H01L2224/0508 ,  H01L2224/051 ,  H01L2224/05567 ,  H01L2224/056 ,  H01L2224/06102 ,  H01L2224/10145 ,  H01L2224/11001 ,  H01L2224/11005 ,  H01L2224/11009 ,  H01L2224/111 ,  H01L2224/11318 ,  H01L2224/11334 ,  H01L2224/1134 ,  H01L2224/11849 ,  H01L2224/11901 ,  H01L2224/1191 ,  H01L2224/13005 ,  H01L2224/13017 ,  H01L2224/13018 ,  H01L2224/13021 ,  H01L2224/13022 ,  H01L2224/13078 ,  H01L2224/1308 ,  H01L2224/13082 ,  H01L2224/13084 ,  H01L2224/131 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13169 ,  H01L2224/1319 ,  H01L2224/13561 ,  H01L2224/13562 ,  H01L2224/136 ,  H01L2224/13609 ,  H01L2224/13611 ,  H01L2224/1405 ,  H01L2224/16058 ,  H01L2224/16059 ,  H01L2224/16145 ,  H01L2224/16147 ,  H01L2224/16148 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/1701 ,  H01L2224/1703 ,  H01L2224/17181 ,  H01L2224/17505 ,  H01L2224/2919 ,  H01L2224/73104 ,  H01L2224/73204 ,  H01L2224/75253 ,  H01L2224/81138 ,  H01L2224/81141 ,  H01L2224/81193 ,  H01L2224/81203 ,  H01L2224/8121 ,  H01L2224/8122 ,  H01L2224/81224 ,  H01L2224/81815 ,  H01L2224/81825 ,  H01L2224/8385 ,  H01L2224/9211 ,  H01L2225/06513 ,  H01L2924/14 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/3512 ,  H01L2924/381 ,  H01L2924/3841 ,  H05K1/115 ,  H05K1/144 ,  H05K3/341 ,  H05K2201/09572 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/07025 ,  H01L2224/81 ,  H01L2224/83

Abstract: In some embodiments, to increase the height-to-pitch ratio of a solder connection that connects different structures with one or more solder balls, only a portion (510) of a solder ball's (140) surface is melted when the connection is formed on one structure (110) and/or when the connection is being attached to another structure (HOB). The structure (110) may be an integrated circuit, an interposer, a rigid or flexible wiring substrate, a printed circuit board, some other packaging substrate, or an integrated circuit package. In some embodiments, solder balls (140.1, 140.2) are joined by an intermediate solder ball (140i), upon melting of the latter only. Any of the solder balls (140, 140i) may have a non-solder central core (140C) coated by solder shell (140S). Some of the molten or softened solder may be squeezed out, to form a "squeeze-out" region (520, 520A, 520B, 520.1, 520.2). In some embodiments, a solder connection (210) such as discussed above, on a structure (110A), may be surrounded by a dielectric layer (1210), and may be recessed in a hole (1230) in that layer (1210), to help in aligning a post (1240) of a structure (HOB) with the connection (210) during attachment of the structures (110A, HOB). The dielectric layer (1210) may be formed by moulding. The dielectric layer may comprise a number of layers (1210.1, 1210.2), "shaved" (partially removed) to expose the solder connection (210). Alternatively, the recessed solder connections (210) may be formed using a sublimating or vapourisable material (1250), placed on top of the solder (210) before formation of the dielectric layer (1210) or coating solder balls (140); in the latter case, the solder (140C) sinks within the dielectric material (1210) upon removal of the material (1250) and subsequent reflow. The solder connections (210.1, 210.2) may be used for bonding one or more structures (HOB, HOC) (e.g. an integrated circuit die or wafer, a packaging substrate or a package) to a structure (110A) (a wiring substrate) on which a die (HOB) is flip-chip connected. The solder connections (210.1, 210.2) may differ from each other, in particular in height.

Abstract translation: 在一些实施例中，为了增加将不同结构与一个或多个焊球连接的焊料连接的高度与间距比，当焊接球（140）表面的一部分（510）形成在 一个结构（110）和/或当连接被附接到另一个结构（HOB）时。 结构（110）可以是集成电路，插入器，刚性或柔性布线基板，印刷电路板，一些其它封装基板或集成电路封装。 在一些实施例中，焊料球（140.1,140.2）仅在熔化时被中间焊球（140i）连接。 任何焊球（140,140i）可以具有由焊料壳（140S）涂覆的非焊料中心芯（140C）。 一些熔融或软化的焊料可能被挤出，以形成“挤出”区域（520,520A，520B，520.1,520.2）。 在一些实施例中，在结构（110A）上的如上所述的焊料连接（210）可被电介质层（1210）包围，并且可以凹入该层（1210）中的孔（1230）中， 以在结构（110A，110B）的附接期间帮助将结构的柱（1240）与连接件（210）对齐。 电介质层（1210）可以通过模塑形成。 介电层可以包括多个层（1210.1,1212.2），“剃光”（部分去除）以暴露焊料连接（210）。 或者，可以在形成电介质层（1210）或涂覆焊球（140）之前使用升华或蒸发的材料（1250）形成凹陷的焊料连接（210），放置在焊料（210）的顶部上。 在后一种情况下，当去除材料（1250）和随后的回流时，焊料（140C）在电介质材料（1210）内下沉。 焊接连接（210.1,210.2）可以用于将一个或多个结构（HOB，HOC）（例如集成电路管芯或晶片，封装衬底或封装）结合到结构（110A）（布线基板）上 一个芯片（HOB）是倒装芯片连接的。 焊接连接（210.1,210.2）可能彼此不同，特别是高度不同。

公开(公告)号：WO02003446A1

公开(公告)日：2002-01-10

申请号：PCT/US2001/041200

申请日：2001-06-28

IPC: H01L21/48 ,  H01L21/60 ,  H01L23/485 ,  H01L23/498 ,  H05K3/34 ,  H01L21/44 ,  A23P1/00 ,  B21C3/00 ,  B23B3/10 ,  B23B19/00 ,  B23B23/00 ,  H01L21/50

CPC classification number: H01L24/11 ,  H01L21/4853 ,  H01L23/49816 ,  H01L24/13 ,  H01L24/94 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/11334 ,  H01L2224/1191 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/13144 ,  H01L2224/16 ,  H01L2224/274 ,  H01L2224/45144 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01039 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/14 ,  H05K3/3436 ,  H05K2201/0379 ,  H05K2201/10977 ,  H05K2203/025 ,  Y02P70/613 ,  Y10T29/49144 ,  Y10T29/49149 ,  H01L2224/13099 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/05099

Abstract: A vacuum-application and coating apparatus (27) for applying a protective coating (17) to at least one ball-grid-array assembly is provided. The apparatus comprises an upper plate (29) having at least one injection port (37) forming the upper chamber wall, and a lower plate (31) having at least one vacuum port (35) forming the lower chamber wall of the vacuum-application and coating apparatus when assembled. A compliant layer of material is provided on the chamber-side surface of the upper plate and a sealing mechanism (33) for enabling a vacuum seal is also provided. At least one ball-grid-array assembly is placed on the chamber surface of the lower plate during assembly of the vacuum-application and coating apparatus, which forms a vacuum chamber. The ball-grid-array assemblies held in the chamber are protected from receiving any coating on the upper portions of connected solder balls during processing by virtue of intimate contact between the solder balls and the compliant layer of material. In other aspects methods are provided for adding a protective coating (17) to ball-grid-array assemblies (14) and subsequently providing opening for access to the die pads (11). In another aspect a process is provided for completely encapsulating balls (15), then exposing a portion and applying a new grid array.

Abstract translation: 提供了一种用于将保护涂层（17）施加到至少一个球栅阵列组件的真空施加和涂覆装置（27）。 该装置包括具有形成上室壁的至少一个注入口（37）的上板（29）和具有形成真空应用的下室壁的至少一个真空端口（35）的下板（31） 和组装时的涂布装置。 在上板的室侧表面上提供柔性层材料，并且还提供用于实现真空密封的密封机构（33）。 在真空施加和涂覆装置的组装期间，至少一个球栅排列组件被放置在下板的室表面上，真空施加和涂覆装置形成真空室。 保护在腔室中的球栅阵列组件通过焊球和柔性层材料之间的紧密接触而被防止在处理期间在连接的焊球的上部上接收任何涂层。 在其他方面，提供了用于向球栅阵列组件（14）添加保护涂层（17）并且随后提供用于进入管芯焊盘（11）的开口的方法。 在另一方面，提供一种完全封装球（15）的方法，然后暴露一部分并施加新的网格阵列。

公开(公告)号：WO2014107301A1

公开(公告)日：2014-07-10

申请号：PCT/US2013/075672

申请日：2013-12-17

Applicant: INVENSAS CORPORATION

Inventor： HABA, Belgacem ,  MOHAMMED, Ilyas ,  CASKEY, Terrence ,  CO, Reynaldo ,  CHAU, Ellis

IPC: H01L23/498 ,  H01L25/10 ,  H01L25/065 ,  H01L23/00 ,  H01L23/31

CPC classification number: H05K1/11 ,  H01L21/56 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/3157 ,  H01L23/49811 ,  H01L23/528 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L25/03 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/10126 ,  H01L2224/11334 ,  H01L2224/1134 ,  H01L2224/1191 ,  H01L2224/13017 ,  H01L2224/13022 ,  H01L2224/13076 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13101 ,  H01L2224/1403 ,  H01L2224/14051 ,  H01L2224/14135 ,  H01L2224/16105 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/1703 ,  H01L2224/17051 ,  H01L2224/32225 ,  H01L2224/45012 ,  H01L2224/45014 ,  H01L2224/45015 ,  H01L2224/45101 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45155 ,  H01L2224/45624 ,  H01L2224/45655 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/1023 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/15322 ,  H01L2924/181 ,  H01L2924/19107 ,  H05K1/0298 ,  H05K1/181 ,  H05K1/185 ,  H05K2201/10515 ,  H05K2201/10977 ,  Y02P70/611 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/014

Abstract: A structure (10) may include bond elements (24) having bases joined to conductive elements (18) at a first portion of a first surface and end surfaces remote from the substrate (12). A dielectric encapsulation element (40) may overlie and extend from the first portion and fill spaces between the bond elements (24) to separate the bond elements (24) from one another. The encapsulation element (40) has a third surface facing away from the first surface. Unencapsulated portions of the bond elements (24) are defined by at least portions of the end surfaces uncovered by the encapsulation element at the third surface. The encapsulation element (40) at least partially defines a second portion (210) of the first surface that is other than the first portion and has an area sized to accommodate an entire area of a microelectronic element (602). Some conductive elements (18) are at the second portion and configured for connection with such microelectronic element (602).

Abstract translation: 结构（10）可以包括在第一表面的第一部分和远离基底（12）的端表面处具有连接到导电元件（18）的基底的结合元件（24）。 电介质封装元件（40）可以从第一部分覆盖并延伸并填充接合元件（24）之间的空间，以将接合元件（24）彼此分离。 封装元件（40）具有背离第一表面的第三表面。 粘合元件（24）的未封装的部分由在第三表面处被封装元件未覆盖的端面的至少一部分限定。 封装元件（40）至少部分地限定第一表面的除第一部分之外的第二部分（210），并且具有尺寸适于容纳微电子元件（602）的整个区域的区域。 一些导电元件（18）位于第二部分并被配置为与这种微电子元件（602）连接。

公开(公告)号：WO2013052672A3

公开(公告)日：2013-07-11

申请号：PCT/US2012058762

申请日：2012-10-04

Applicant: VOLTERRA SEMICONDUCTOR CORP

Inventor： MICHAEL MIHALIS ,  KWANG HONG TAN ,  JERGOVIC ILIJA ,  CHIANG CHITEH ,  STRATAKOS ANTHONY

IPC: H01L23/12 ,  H05K3/46

CPC classification number: H01L23/49838 ,  H01L21/563 ,  H01L23/3128 ,  H01L23/3185 ,  H01L23/36 ,  H01L23/3675 ,  H01L23/4952 ,  H01L23/49527 ,  H01L23/49568 ,  H01L23/49575 ,  H01L23/49827 ,  H01L23/50 ,  H01L23/5223 ,  H01L23/5286 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/81 ,  H01L24/83 ,  H01L25/105 ,  H01L2224/02311 ,  H01L2224/02313 ,  H01L2224/0233 ,  H01L2224/02331 ,  H01L2224/0239 ,  H01L2224/0345 ,  H01L2224/0346 ,  H01L2224/0347 ,  H01L2224/0361 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05073 ,  H01L2224/05166 ,  H01L2224/05548 ,  H01L2224/05647 ,  H01L2224/1146 ,  H01L2224/1147 ,  H01L2224/1191 ,  H01L2224/1302 ,  H01L2224/13024 ,  H01L2224/13026 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/14131 ,  H01L2224/14134 ,  H01L2224/14177 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/2919 ,  H01L2224/32245 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2224/8385 ,  H01L2224/92125 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/1427 ,  H01L2924/16152 ,  H01L2924/16196 ,  H01L2924/181 ,  H01L2924/381 ,  H01L2924/01029 ,  H01L2924/00014 ,  H01L2924/01022 ,  H01L2924/014 ,  H01L2924/00

Abstract: Various applications of interconnect substrates in power management systems are described.

Abstract translation: 描述了互连基底在电力管理系统中的各种应用。

公开(公告)号：WO2007050471A2

公开(公告)日：2007-05-03

申请号：PCT/US2006041140

申请日：2006-10-20

Applicant: FREESCALE SEMICONDUCTOR INC ,  RAMANATHAN LAKSHMI N ,  DALY TERRY K ,  FENDER JASON R

Inventor： RAMANATHAN LAKSHMI N ,  DALY TERRY K ,  FENDER JASON R

IPC: A47J36/02

CPC classification number: H01L24/13 ,  H01L21/6835 ,  H01L23/481 ,  H01L24/11 ,  H01L2221/68372 ,  H01L2224/0231 ,  H01L2224/02313 ,  H01L2224/0401 ,  H01L2224/05144 ,  H01L2224/05166 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05671 ,  H01L2224/11003 ,  H01L2224/1147 ,  H01L2224/11552 ,  H01L2224/11849 ,  H01L2224/1191 ,  H01L2224/13099 ,  H01L2224/13111 ,  H01L2924/0001 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01076 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/00014 ,  H01L2924/013

Abstract: A method is provided for forming a microelectronic assembly. A semiconductor substrate (20) having a first thickness is mounted to a support substrate (28) with a low temperature adhesive. The semiconductor substrate is thinned from the first thickness to a second thickness. At least one contact formation (50) is formed on the semiconductor substrate, and high energy electromagnetic radiation (56) is directed onto the at least one contact formation to reflow the at least one contact formation.

Abstract translation: 提供了一种用于形成微电子组件的方法。 用低温粘合剂将具有第一厚度的半导体衬底（20）安装到支撑衬底（28）。 半导体衬底从第一厚度变薄到第二厚度。 在半导体衬底上形成至少一个接触结构（50），并且将高能电磁辐射（56）引导到至少一个接触结构上以回流所述至少一个接触结构。

公开(公告)号：WO01071805A1

公开(公告)日：2001-09-27

申请号：PCT/JP2001/002325

申请日：2001-03-23

IPC: H01L21/56 ,  H01L21/78 ,  H01L23/31 ,  H01L23/485 ,  H01L23/28 ,  H01L21/301 ,  H01L23/12

CPC classification number: H01L21/56 ,  H01L21/78 ,  H01L23/3114 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/02321 ,  H01L2224/0236 ,  H01L2224/024 ,  H01L2224/0401 ,  H01L2224/05124 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/05184 ,  H01L2224/05548 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/05671 ,  H01L2224/05684 ,  H01L2224/11 ,  H01L2224/1191 ,  H01L2224/13 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/13099 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/351 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/013

Abstract: A plurality of resin layers (40, 100), wiring (20) connected electrically to electrodes (14) of semiconductor elements (12) and external terminals (30) connected electrically to the wiring are formed on a collection (10) of the semiconductor elements (12). The collection (10) is cut. At least one of the resin layers (40, 100) is deviated from the regions (70) where the collection (10) is cut.

Abstract translation: 在半导体的集合体（10）上形成有多个树脂层（40,100），与半导体元件（12）的电极（14）电连接的布线（20）和与布线电连接的外部端子（30） 元素（12）。 收集（10）被切割。 树脂层（40,100）中的至少一个偏离了收集物（10）被切割的区域（70）。

公开(公告)号：WO2014110482A1

公开(公告)日：2014-07-17

申请号：PCT/US2014/011230

申请日：2014-01-13

Applicant: QUALCOMM INCORPORATED

Inventor： HEALY, Christopher J. ,  JHA, Gopal C. ,  ALDRETE, Manuel

IPC: H01L23/31 ,  H01L23/485 ,  H01L23/498 ,  H01L21/56

CPC classification number: H05K1/0271 ,  H01L21/56 ,  H01L23/3157 ,  H01L23/49816 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/10145 ,  H01L2224/1191 ,  H01L2224/13021 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/81193 ,  H01L2224/81815 ,  H01L2924/12042 ,  H01L2924/3841 ,  H05K3/4038 ,  H05K2201/0305 ,  Y10T29/49165 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2924/00

Abstract: Improved Molded Laser Package (MLP) Packages which include a relief path for pressure and reduces the risk of shorting adjacent solder balls are provided. The MLP packages may include a gutter integrally connected to one or more through mold vias allowing a path to relieve pressure created when moisture gets entrapped in through mold vias, during the manufacturing process, while also reducing the risk of solder shorts between adjacent solder balls located in the through mold vias. Additionally, MLP packages which include gutters integrally connected to one or more through mold vias may enable tighter bump pitch and thinner packages. As a result, process margins and risks associated with surface mount technology (SMT) may be improved and provide more flexibility on inventory staging.

Abstract translation: 改进的模制激光封装（MLP）提供了包括压力释放路径和降低相邻焊球短路风险的封装。 MLP包装可以包括一个整体地连接到一个或多个通过模具通孔的沟槽，允许在制造过程期间通过模具通道将水分截留时产生的压力减小的路径，同时还降低相邻焊球之间的焊料短路的风险 在通孔中通孔。 此外，包括整体连接到一个或多个通过模具通孔的沟槽的MLP封装可以实现更紧密的突起间距和更薄的封装。 因此，可能会提高与表面贴装技术（SMT）相关的工艺余量和风险，并为库存阶段提供更大的灵活性。

公开(公告)号：WO2013052672A2

公开(公告)日：2013-04-11

申请号：PCT/US2012/058762

申请日：2012-10-04

Applicant: VOLTERRA SEMICONDUCTOR CORPORATION

Inventor： MICHAEL, Mihalis ,  KWANG HONG, Tan ,  JERGOVIC, Ilija ,  CHIANG, Chiteh ,  STRATAKOS, Anthony

IPC: H01L23/12 ,  H05K3/46

CPC classification number: H01L23/49838 ,  H01L21/563 ,  H01L23/3128 ,  H01L23/3185 ,  H01L23/36 ,  H01L23/3675 ,  H01L23/4952 ,  H01L23/49527 ,  H01L23/49568 ,  H01L23/49575 ,  H01L23/49827 ,  H01L23/50 ,  H01L23/5223 ,  H01L23/5286 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/81 ,  H01L24/83 ,  H01L25/105 ,  H01L2224/02311 ,  H01L2224/02313 ,  H01L2224/0233 ,  H01L2224/02331 ,  H01L2224/0239 ,  H01L2224/0345 ,  H01L2224/0346 ,  H01L2224/0347 ,  H01L2224/0361 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05073 ,  H01L2224/05166 ,  H01L2224/05548 ,  H01L2224/05647 ,  H01L2224/1146 ,  H01L2224/1147 ,  H01L2224/1191 ,  H01L2224/1302 ,  H01L2224/13024 ,  H01L2224/13026 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/14131 ,  H01L2224/14134 ,  H01L2224/14177 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/2919 ,  H01L2224/32245 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2224/8385 ,  H01L2224/92125 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/1427 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/16152 ,  H01L2924/16196 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/19105 ,  H01L2924/381 ,  H01L2924/01029 ,  H01L2924/00014 ,  H01L2924/01022 ,  H01L2924/014 ,  H01L2924/00

Abstract: Various applications of interconnect substrates in power management systems are described.

Abstract translation: 描述了电源管理系统中互连基板的各种应用。

公开(公告)号：WO2011078335A1

公开(公告)日：2011-06-30

申请号：PCT/JP2010/073367

申请日：2010-12-24

Applicant: 三菱瓦斯化学株式会社 ,  細見 彰良

Inventor： 細見　彰良

IPC: H01L21/308 ,  C23F1/18 ,  H01L21/3205 ,  H01L21/3213 ,  H01L21/60 ,  H01L23/12 ,  H01L23/52

CPC classification number: H01L21/32134 ,  C23F1/02 ,  C23F1/18 ,  C23F1/26 ,  C23F1/44 ,  H01L23/525 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/02311 ,  H01L2224/03462 ,  H01L2224/0361 ,  H01L2224/0391 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05548 ,  H01L2224/05573 ,  H01L2224/05655 ,  H01L2224/11462 ,  H01L2224/1147 ,  H01L2224/11849 ,  H01L2224/1191 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/13082 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2924/00013 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01075 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2924/01083 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599

Abstract: 　電極を有する半導体基板を用いた半導体装置の製造に用いられ、ニッケルをエッチングせずに銅を選択的にエッチングできるエッチング液及びこれを用いた半導体装置の製造方法を提供する。　過酸化水素と有機酸と有機ホスホン酸とを含み、有機酸がクエン酸及びリンゴ酸から選ばれる少なくとも一種であり、過酸化水素の含有量が０．７５～１２質量％であり、有機酸の含有量が０．７５～２５質量％であり、かつ有機ホスホン酸の含有量が０．０００５～１質量％である、電極を有する半導体基板を用いた半導体装置の製造に用いられるエッチング液、及びこれらのエッチング液を用いた半導体装置の製造方法である。

Abstract translation: 公开了一种蚀刻剂，其用于制造使用具有电极的半导体衬底的半导体器件，并且能够在不蚀刻镍的情况下选择性地蚀刻铜; 以及使用蚀刻剂制造半导体器件的方法。 具体公开了一种蚀刻剂，其用于制造使用具有电极的半导体衬底并且含有过氧化氢，有机酸和有机膦酸的半导体器件。 有机酸由柠檬酸和/或苹果酸组成; 过氧化氢的含量为0.75〜12质量％; 有机酸的含量为0.75〜25质量％; 有机膦酸的含量为0.0005〜1质量％。 还具体公开了一种使用该蚀刻剂制造半导体器件的方法。

公开(公告)号：WO2011009063A1

公开(公告)日：2011-01-20

申请号：PCT/US2010/042310

申请日：2010-07-16

Applicant: QUALCOMM Incorporated ,  GU, Shiqun ,  RAY, Urmi ,  LI, Yiming ,  CHANDREASKARAN, Arvind

Inventor： GU, Shiqun ,  RAY, Urmi ,  LI, Yiming ,  CHANDREASKARAN, Arvind

IPC: H01L23/31 ,  H01L21/68

CPC classification number: H01L23/3192 ,  H01L21/6836 ,  H01L23/3142 ,  H01L24/11 ,  H01L24/13 ,  H01L24/94 ,  H01L2221/6834 ,  H01L2224/10126 ,  H01L2224/1147 ,  H01L2224/1191 ,  H01L2224/13022 ,  H01L2224/13099 ,  H01L2224/16225 ,  H01L2224/94 ,  H01L2924/0001 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01033 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2224/11 ,  H01L2224/03

Abstract: A barrier layer deposited on the passivation layer of a semiconductor die decreases adhesion of glue used during stacking of semiconductor dies by altering chemical or structural properties of the passivation layer. During detachment of a carrier wafer from a wafer, the barrier layer reduces glue residue on the wafer by modifying the surface of the passivation layer. The barrier layer may be insulating films such as silicon dioxide, silicon nitride, silicon carbide, polytetrafluoroethylene, organic layers, or epoxy and may be less than two micrometers in thickness. Additionally, the barrier layer may be used to reduce topography of the semiconductor die to decrease adhesion of glues.

Abstract translation: 沉积在半导体管芯的钝化层上的阻挡层通过改变钝化层的化学或结构特性来降低在半导体管芯堆叠期间使用的胶粘附力。 在从晶片分离载体晶片时，阻挡层通过改变钝化层的表面来减少晶片上的胶残余物。 阻挡层可以是诸如二氧化硅，氮化硅，碳化硅，聚四氟乙烯，有机层或环氧树脂之类的绝缘膜，并且其厚度可以小于2微米。 此外，阻挡层可以用于减少半导体管芯的形貌以降低胶粘剂的粘附。