公开(公告)号：WO2015157124A1

公开(公告)日：2015-10-15

申请号：PCT/US2015/024370

申请日：2015-04-03

Applicant: FLIR SYSTEMS, INC.

Inventor： BORNFREUND, Richard E. ,  DURHAM, Joseph H.

IPC: H01L27/146

CPC classification number: H01L27/1465 ,  H01L21/0272 ,  H01L21/32133 ,  H01L21/32136 ,  H01L23/544 ,  H01L24/11 ,  H01L24/13 ,  H01L27/14634 ,  H01L27/14636 ,  H01L27/14689 ,  H01L27/1469 ,  H01L2223/54426 ,  H01L2224/1147 ,  H01L2224/11622 ,  H01L2224/119 ,  H01L2224/13023 ,  H01L2224/13109 ,  H01L2224/14135 ,  H01L2224/14136 ,  H01L2224/14177 ,  H01L2224/16145 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2924/00014

Abstract: Systems and methods may be provided for coupling together semiconductor devices. One or more of the semiconductor devices may be provided with an array of bump contacts formed in an etch back process. The bump contacts may be indium bumps. The indium bumps may be formed by depositing a sheet of indium onto a surface of a device substrate, depositing and patterning a layer of photoresist over the indium layer, and selectively etching the indium layer to the surface of the substrate using the patterned photoresist layer to form the indium bumps. The substrate may be an infrared detector substrate. The infrared detector substrate may be coupled to a readout integrated circuit substrate using the bumps.

Abstract translation: 可以提供用于将半导体器件耦合在一起的系统和方法。 一个或多个半导体器件可以设置有在回蚀工艺中形成的凸起接触阵列。 凸点触点可以是铟凸块。 铟凸块可以通过将铟片沉积到器件衬底的表面上，在铟层上沉积和图案化光致抗蚀剂层而形成，并且使用图案化的光致抗蚀剂层选择性地将铟层蚀刻到衬底的表面 形成铟凸块。 衬底可以是红外检测器衬底。 红外检测器基板可以使用凸块耦合到读出集成电路基板。

公开(公告)号：WO2014142076A1

公开(公告)日：2014-09-18

申请号：PCT/JP2014/056186

申请日：2014-03-10

Applicant: ピーエスフォー ルクスコ エスエイアールエル ,  長谷川 優 ,  片桐 光昭

Inventor： 長谷川　優 ,  片桐　光昭

IPC: H01L21/60 ,  H01L21/3205 ,  H01L21/768 ,  H01L21/822 ,  H01L23/12 ,  H01L23/522 ,  H01L27/04

CPC classification number: H01L24/49 ,  H01L22/32 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49838 ,  H01L23/525 ,  H01L24/02 ,  H01L24/05 ,  H01L24/09 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/32 ,  H01L24/33 ,  H01L24/48 ,  H01L25/0657 ,  H01L2224/0235 ,  H01L2224/02375 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05554 ,  H01L2224/05567 ,  H01L2224/13006 ,  H01L2224/13012 ,  H01L2224/13013 ,  H01L2224/13021 ,  H01L2224/13024 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/14051 ,  H01L2224/141 ,  H01L2224/14155 ,  H01L2224/14156 ,  H01L2224/14177 ,  H01L2224/16225 ,  H01L2224/17517 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/33181 ,  H01L2224/48091 ,  H01L2224/48105 ,  H01L2224/48227 ,  H01L2224/49113 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/81191 ,  H01L2225/0651 ,  H01L2225/06565 ,  H01L2924/00014 ,  H01L2924/15183 ,  H01L2924/15311 ,  H01L2924/181 ,  H05K1/025 ,  H05K1/141 ,  H05K1/185 ,  H05K2201/10734 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 【課題】パッド電極による占有面積を抑制しつつ、プロービングを行うことが可能なウェハレベルパッケージ構造を有する半導体装置を提供する。 【解決手段】主面に設けられた第１及び第２のパッド電極１２０ａ，１２０ｂを有する半導体チップ１００と、半導体チップ１００の主面を覆う絶縁膜３１０，３３０と、絶縁膜３１０，３３０間に設けられた再配線層３２０と、絶縁膜３３０上に設けられた複数の外部端子３４０とを備える。第１のパッド電極１２０ａと第２のパッド電極１２０ｂは平面サイズが互いに異なり、第１及び第２のパッド電極１２０ａ，１２０ｂは、再配線層３２０を介して複数の外部端子３４０のいずれかに接続されている。本発明によれば、サイズの異なるパッド電極１２０ａ，１２０ｂが混在していることから、パッド電極による占有面積を抑制しつつ、プロービングを容易に行うことが可能となる。

Abstract translation: 提供具有晶片级封装结构的半导体器件，其允许探测，同时减少焊盘电极占据的面积。 [解决方案]在本发明中，提供了一种半导体芯片（100），其具有设置在其主表面上的第一和第二焊盘电极（120a，120b） 覆盖半导体芯片（100）的主表面的绝缘膜（310,330）; 布置在所述绝缘膜（310,330）之间的再布线层（320）; 以及设置在绝缘膜（330）的顶部上的多个外部端子（340）。 第一焊盘电极（120a）和第二焊盘电极（120b）的平面尺寸彼此不同，并且第一焊盘电极（120a）和第二焊盘电极（120b）连接到多个外部端子 （340）经由重新布线层（320）。 根据本发明，由于不同尺寸的焊盘电极（120a，120b）是混合的，所以可以容易地进行探测，同时减少焊盘电极占据的面积。

公开(公告)号：WO2013052672A3

公开(公告)日：2013-07-11

申请号：PCT/US2012058762

申请日：2012-10-04

Applicant: VOLTERRA SEMICONDUCTOR CORP

Inventor： MICHAEL MIHALIS ,  KWANG HONG TAN ,  JERGOVIC ILIJA ,  CHIANG CHITEH ,  STRATAKOS ANTHONY

IPC: H01L23/12 ,  H05K3/46

CPC classification number: H01L23/49838 ,  H01L21/563 ,  H01L23/3128 ,  H01L23/3185 ,  H01L23/36 ,  H01L23/3675 ,  H01L23/4952 ,  H01L23/49527 ,  H01L23/49568 ,  H01L23/49575 ,  H01L23/49827 ,  H01L23/50 ,  H01L23/5223 ,  H01L23/5286 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/81 ,  H01L24/83 ,  H01L25/105 ,  H01L2224/02311 ,  H01L2224/02313 ,  H01L2224/0233 ,  H01L2224/02331 ,  H01L2224/0239 ,  H01L2224/0345 ,  H01L2224/0346 ,  H01L2224/0347 ,  H01L2224/0361 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05073 ,  H01L2224/05166 ,  H01L2224/05548 ,  H01L2224/05647 ,  H01L2224/1146 ,  H01L2224/1147 ,  H01L2224/1191 ,  H01L2224/1302 ,  H01L2224/13024 ,  H01L2224/13026 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/14131 ,  H01L2224/14134 ,  H01L2224/14177 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/2919 ,  H01L2224/32245 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2224/8385 ,  H01L2224/92125 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/1427 ,  H01L2924/16152 ,  H01L2924/16196 ,  H01L2924/181 ,  H01L2924/381 ,  H01L2924/01029 ,  H01L2924/00014 ,  H01L2924/01022 ,  H01L2924/014 ,  H01L2924/00

Abstract: Various applications of interconnect substrates in power management systems are described.

Abstract translation: 描述了互连基底在电力管理系统中的各种应用。

公开(公告)号：WO2012127614A1

公开(公告)日：2012-09-27

申请号：PCT/JP2011/056801

申请日：2011-03-22

Applicant: ルネサスエレクトロニクス株式会社 ,  馬場 伸治 ,  渡辺 正樹 ,  徳永 宗治 ,  中川 和之

Inventor： 馬場　伸治 ,  渡辺　正樹 ,  徳永　宗治 ,  中川　和之

IPC: H01L23/12 ,  H01L21/60 ,  H01L21/822 ,  H01L27/04

CPC classification number: H01L24/17 ,  H01L21/563 ,  H01L23/291 ,  H01L23/3135 ,  H01L23/3142 ,  H01L23/3171 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49838 ,  H01L24/14 ,  H01L24/16 ,  H01L24/32 ,  H01L24/81 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05567 ,  H01L2224/1134 ,  H01L2224/13007 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/13075 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/14136 ,  H01L2224/14155 ,  H01L2224/14177 ,  H01L2224/16227 ,  H01L2224/16237 ,  H01L2224/16238 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/81815 ,  H01L2224/83102 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/014 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/3512 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/05552

Abstract: 　半導体装置の信頼性を向上できる技術を提供する。本発明では、半導体チップを搭載する配線基板として、ビルドアップ基板を使用せずに、貫通基板ＴＨＷＢを使用する。これにより、本発明では、コア層だけからなる貫通基板を使用することにより、ビルドアップ層とコア層との熱膨張係数の相違を考慮する必要がなく、さらには、ビルドアップ層が存在しないので、ビルドアップ層に形成される微細なビアの電気的な切断も考慮する必要がなくなる。この結果、本発明によれば、コスト低減を図りながら、半導体装置の信頼性向上を図ることができる。

Abstract translation: 提供了能够提高半导体器件的可靠性的技术。 在本发明中，使用通孔基板（THWB）来替代堆积基板作为要安装半导体芯片的布线基板。 因此，在本发明中，仅由芯层构成的通孔基板的使用将不需要考虑积层层与芯层之间的热膨胀系数的差异; 此外，由于不存在积聚层，因此考虑到不需要在形成层上形成的微通孔的电断开。 根据本发明，可以提高半导体器件的可靠性，同时降低成本。

公开(公告)号：WO2017099788A1

公开(公告)日：2017-06-15

申请号：PCT/US2015/065165

申请日：2015-12-11

Applicant: INTEL CORPORATION

Inventor： LI, Eric ,  GOSSELIN, Timothy ,  TOMITA, Yoshihiro ,  LIFF, Shawna ,  EITAN, Amram ,  SALTAS, Mark

IPC: H01L25/065 ,  H01L23/48

CPC classification number: H01L23/48 ,  H01L21/561 ,  H01L21/563 ,  H01L21/568 ,  H01L23/13 ,  H01L23/5381 ,  H01L23/5385 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/27 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L24/95 ,  H01L24/96 ,  H01L25/0655 ,  H01L2224/11002 ,  H01L2224/1182 ,  H01L2224/131 ,  H01L2224/14134 ,  H01L2224/14177 ,  H01L2224/16148 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/1701 ,  H01L2224/1703 ,  H01L2224/27002 ,  H01L2224/3201 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73104 ,  H01L2224/73204 ,  H01L2224/81005 ,  H01L2224/81011 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/81203 ,  H01L2224/83005 ,  H01L2224/83102 ,  H01L2224/83104 ,  H01L2224/92125 ,  H01L2224/95 ,  H01L2224/95001 ,  H01L2224/96 ,  H01L2924/15153 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2224/14131 ,  H01L2224/11 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/00012 ,  H01L2224/27

Abstract: A microelectronic structure includes a microelectronic substrate having a first surface and a cavity extending into the substrate from the microelectronic substrate first surface, a first microelectronic device and a second microelectronic device attached to the microelectronic substrate first surface, and a microelectronic bridge disposed within the microelectronic substrate cavity and attached to the first microelectronic device and to the second microelectronic device. In one embodiment, the microelectronic structure may include a reconstituted wafer formed from the first microelectronic device and the second microelectronic device. In another embodiment, a flux material may extend between the first microelectronic device and the microelectronic bridge and between the second microelectronic device and the microelectronic bridge.

Abstract translation: 微电子结构包括具有第一表面和从微电子衬底第一表面延伸到衬底中的空腔的微电子衬底，附着到微电子衬底第一表面的第一微电子器件和第二微电子器件， 以及布置在微电子衬底腔内并且附着到第一微电子器件和第二微电子器件的微电子桥。 在一个实施例中，微电子结构可以包括由第一微电子器件和第二微电子器件形成的重构晶片。 在另一个实施例中，焊剂材料可以在第一微电子器件和微电子桥之间以及第二微电子器件和微电子桥之间延伸。

公开(公告)号：WO2015145623A1

公开(公告)日：2015-10-01

申请号：PCT/JP2014/058585

申请日：2014-03-26

Applicant: 三菱電機株式会社

Inventor： 湯浅　健 ,  石田　清 ,  塚原　良洋 ,  西口　浩平

IPC: H01L21/60

CPC classification number: H01L23/66 ,  H01L23/481 ,  H01L23/49838 ,  H01L23/50 ,  H01L23/5283 ,  H01L24/02 ,  H01L24/05 ,  H01L24/06 ,  H01L24/13 ,  H01L24/14 ,  H01L2223/6683 ,  H01L2224/02331 ,  H01L2224/02371 ,  H01L2224/02372 ,  H01L2224/02375 ,  H01L2224/02377 ,  H01L2224/02379 ,  H01L2224/02381 ,  H01L2224/0401 ,  H01L2224/05569 ,  H01L2224/13024 ,  H01L2224/14131 ,  H01L2224/14133 ,  H01L2224/14135 ,  H01L2224/14136 ,  H01L2224/14156 ,  H01L2224/14177 ,  H01L2224/14515 ,  H01L2224/16227 ,  H05K1/0243 ,  H05K2201/10674 ,  H01L2924/00012

Abstract: 　信号線パッド４２及び外部接続用信号線導体５２の周りを取り囲むように、複数のグラウンドパッド４１及び複数の外部接続用グラウンド導体５１が離散的に配置され、かつ、層間接続用信号線導体３２の周りを取り囲むように、複数の層間接続用グラウンド導体３１及び複数の柱状グラウンド導体１２が離散的に配置されているように構成する。これにより、シールドカバー筐体などの部品を別途用意することなく、ウェハプロセスのみで完結する簡素な作製プロセスで、外部への不要信号の放射を抑圧することができる。

Abstract translation: 该结构使得多个接地焊盘（41）和多个外部连接接地导体（51）被布置成散射并围绕信号线焊盘（42）和外部连接信号线导体（52）的外围 ），并且多个层间连接用接地导体（31）和多个列状接地导体（12）被布置成散射并围绕层间连接信号线导体（32）的周边。 这允许通过仅通过晶片处理完成的简单制造工艺来抑制不需要的信号的向外辐射，而不必单独制备诸如屏蔽罩壳体的部分。

公开(公告)号：WO2013161891A1

公开(公告)日：2013-10-31

申请号：PCT/JP2013/062100

申请日：2013-04-24

Applicant: 須賀 唯知 ,  ボンドテック株式会社

Inventor： 須賀　唯知 ,  山内　朗

IPC: H01L21/60 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H05K3/32

CPC classification number: H01L25/0652 ,  B23K31/02 ,  B23K37/00 ,  B23K37/0408 ,  B23K2201/40 ,  H01L21/6836 ,  H01L22/10 ,  H01L23/10 ,  H01L23/562 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/08 ,  H01L24/09 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/73 ,  H01L24/74 ,  H01L24/742 ,  H01L24/743 ,  H01L24/75 ,  H01L24/80 ,  H01L24/81 ,  H01L24/83 ,  H01L24/94 ,  H01L24/95 ,  H01L25/105 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2224/0384 ,  H01L2224/03845 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05611 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/06134 ,  H01L2224/0615 ,  H01L2224/06177 ,  H01L2224/08145 ,  H01L2224/08225 ,  H01L2224/09181 ,  H01L2224/1184 ,  H01L2224/11845 ,  H01L2224/13009 ,  H01L2224/13016 ,  H01L2224/13017 ,  H01L2224/13021 ,  H01L2224/13022 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/14134 ,  H01L2224/1415 ,  H01L2224/14177 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/17181 ,  H01L2224/27009 ,  H01L2224/2755 ,  H01L2224/27823 ,  H01L2224/2784 ,  H01L2224/27845 ,  H01L2224/29111 ,  H01L2224/29144 ,  H01L2224/29147 ,  H01L2224/29155 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/33181 ,  H01L2224/73103 ,  H01L2224/74 ,  H01L2224/7501 ,  H01L2224/75101 ,  H01L2224/75102 ,  H01L2224/7525 ,  H01L2224/75251 ,  H01L2224/75252 ,  H01L2224/75283 ,  H01L2224/753 ,  H01L2224/75301 ,  H01L2224/7531 ,  H01L2224/75501 ,  H01L2224/75502 ,  H01L2224/7565 ,  H01L2224/75701 ,  H01L2224/75702 ,  H01L2224/75753 ,  H01L2224/75802 ,  H01L2224/75804 ,  H01L2224/75824 ,  H01L2224/75842 ,  H01L2224/7598 ,  H01L2224/80003 ,  H01L2224/8001 ,  H01L2224/80013 ,  H01L2224/80065 ,  H01L2224/8013 ,  H01L2224/80132 ,  H01L2224/80143 ,  H01L2224/80201 ,  H01L2224/80203 ,  H01L2224/8022 ,  H01L2224/8023 ,  H01L2224/80447 ,  H01L2224/8083 ,  H01L2224/80907 ,  H01L2224/81002 ,  H01L2224/8101 ,  H01L2224/81013 ,  H01L2224/81065 ,  H01L2224/8113 ,  H01L2224/81132 ,  H01L2224/81143 ,  H01L2224/81193 ,  H01L2224/81201 ,  H01L2224/81203 ,  H01L2224/8122 ,  H01L2224/8123 ,  H01L2224/81447 ,  H01L2224/81801 ,  H01L2224/81805 ,  H01L2224/8183 ,  H01L2224/81907 ,  H01L2224/83002 ,  H01L2224/8301 ,  H01L2224/83013 ,  H01L2224/83048 ,  H01L2224/83051 ,  H01L2224/83065 ,  H01L2224/83091 ,  H01L2224/8313 ,  H01L2224/83132 ,  H01L2224/83136 ,  H01L2224/83143 ,  H01L2224/83193 ,  H01L2224/83201 ,  H01L2224/83203 ,  H01L2224/8322 ,  H01L2224/8323 ,  H01L2224/83234 ,  H01L2224/83355 ,  H01L2224/83447 ,  H01L2224/83801 ,  H01L2224/8383 ,  H01L2224/83894 ,  H01L2224/83907 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06565 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/01322 ,  H01L2924/10157 ,  H01L2924/10253 ,  H01L2924/3511 ,  H01L2224/81 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/01047 ,  H01L2224/80 ,  H01L2224/83 ,  H01L2924/00

Abstract: 【課題】接合界面に樹脂などの望ましくない残存物を残さないようにして、チップとウエハとの間又は積層された複数のチップ間の電気的接続を確立し機械的強度を上げる、ウエハ上にチップを効率よく接合する技術を提供すること。 【解決手段】金属領域を有するチップ側接合面を有する複数のチップを、複数の接合部を有する基板に接合する方法が、チップ側接合面の金属領域を、表面活性化処理し、かつ親水化処理するステップ（Ｓ１）と、基板の接合部を表面活性化処理し、かつ親水化処理するステップ（Ｓ２）と、表面活性化処理されかつ親水化処理された複数のチップを、それぞれ、チップの金属領域が基板の接合部に接触するように、表面活性化処理されかつ親水化処理された基板の対応する接合部上に取り付けるステップ（Ｓ３）と、基板と基板上に取り付けられた複数のチップとを含む構造体を加熱するステップ（Ｓ４）とを備える。

Abstract translation: [问题]提供一种用于将晶片高效地接合到晶片而不在接合界面上留下不需要的残留物（例如树脂）的技术，建立芯片和晶片之间或多个分层芯片之间的电连接并增加机械强度。 [解决方案]本发明的用于将包含金属区域的芯片侧接合表面的多个芯片接合到包括多个接合部分的基板的本发明的方法具有以下步骤：（S1）其中芯片的金属区域 接合表面进行表面活化处理和亲水化处理; 步骤（S2），其中对所述基板的接合部进行表面活化处理和亲水化处理; 已经进行表面活化处理和亲水化处理的多个芯片中的每一个被附着到已进行了表面活化处理和亲水化处理的基板上的相应接合部分的步骤（S3） 处理，使得芯片的金属区域与基板的接合部分接触; 以及步骤（S4），其中包括基板和附接到基板的多个芯片的结构被加热。

公开(公告)号：WO2013154819A1

公开(公告)日：2013-10-17

申请号：PCT/US2013/033696

申请日：2013-03-25

Applicant: CREE, INC.

Inventor： BERGMANN, Michael John ,  EMERSON, David Todd ,  CLARK, Joseph G. ,  HUSSELL, Christopher P.

IPC: H01L21/00

CPC classification number: H01L25/0756 ,  H01L24/14 ,  H01L24/81 ,  H01L24/94 ,  H01L33/0079 ,  H01L33/0095 ,  H01L33/22 ,  H01L33/38 ,  H01L33/486 ,  H01L33/50 ,  H01L33/507 ,  H01L33/62 ,  H01L2224/13013 ,  H01L2224/13014 ,  H01L2224/13147 ,  H01L2224/13639 ,  H01L2224/1403 ,  H01L2224/14051 ,  H01L2224/1411 ,  H01L2224/14131 ,  H01L2224/14155 ,  H01L2224/14177 ,  H01L2224/81193 ,  H01L2224/81203 ,  H01L2224/81805 ,  H01L2224/81895 ,  H01L2224/94 ,  H01L2924/01322 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2933/0033 ,  H01L2933/0041 ,  H01L2924/00014 ,  H01L2924/00

Abstract: An LED wafer includes LED dies on an LED substrate. The LED wafer and a carrier wafer are joined. The LED wafer that is joined to the carrier wafer is shaped. Wavelength conversion material is applied to the LED wafer that is shaped. Singulation is performed to provide LED dies that are joined to a carrier die. The singulated devices may be mounted in an LED fixture to provide high light output per unit area.

Abstract translation: LED晶片包括LED基板上的LED管芯。 LED晶片和载体晶片接合。 与载体晶片接合的LED晶片成形。 将波长转换材料施加到成形的LED晶片上。 执行单线以提供连接到载体裸片的LED管芯。 单个设备可以安装在LED灯具中，以提供每单位面积的高光输出。

公开(公告)号：WO2016054891A1

公开(公告)日：2016-04-14

申请号：PCT/CN2015/073928

申请日：2015-03-10

Applicant: 京东方科技集团股份有限公司 ,  合肥京东方光电科技有限公司

Inventor： 程亮 ,  齐鹏 ,  郑璐

IPC: H01L23/488 ,  H01L23/58 ,  G09G3/30 ,  G02F1/133 ,  G09G3/36

CPC classification number: H01L24/17 ,  H01L24/14 ,  H01L2224/14132 ,  H01L2224/14133 ,  H01L2224/14135 ,  H01L2224/14177 ,  H01L2924/12041 ,  H01L2924/15788 ,  H01L2924/3511

Abstract: 一种驱动芯片及显示装置，涉及显示器驱动芯片技术领域。驱动芯片的表面具有彼此相对的第一边缘和第二边缘。驱动芯片包括：连接凸块和支撑凸块沿第一边缘排布形成至少一第一凸块列，第一凸块列的两端分别至少有一个支撑凸块；连接凸块和支撑凸块沿第二边缘排布形成至少一第二凸块列，第二凸块列的两端分别至少有一个支撑凸块。本发明实施例的驱动芯片的表面具有凸块列，支撑凸块设置在凸块列的端部位置，较好地支撑驱动芯片，在粘合封装时，使驱动芯片能够整体平衡地受力，避免产生压痕不良的问题。

公开(公告)号：WO2013085492A1

公开(公告)日：2013-06-13

申请号：PCT/US2011/063435

申请日：2011-12-06

Applicant: INTEL CORPORATION ,  ALEKSOV, Aleksandar ,  GANESAN, Sanka

Inventor： ALEKSOV, Aleksandar ,  GANESAN, Sanka

IPC: H05K3/34 ,  H01L21/52 ,  H01L23/48 ,  B23K35/14

CPC classification number: B81B7/0006 ,  B23K35/0288 ,  H01L23/49816 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L2224/1132 ,  H01L2224/11474 ,  H01L2224/11849 ,  H01L2224/11903 ,  H01L2224/13012 ,  H01L2224/13014 ,  H01L2224/13082 ,  H01L2224/13111 ,  H01L2224/1403 ,  H01L2224/141 ,  H01L2224/14135 ,  H01L2224/14136 ,  H01L2224/14177 ,  H01L2224/14179 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/81815 ,  H01L2924/01322 ,  H01L2924/3511 ,  H05K3/3436 ,  H05K2201/09418 ,  H05K2201/10734 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/01082 ,  H01L2924/01083 ,  H01L2924/01047 ,  H01L2924/01029 ,  H01L2924/00

Abstract: The present description relates to the field of fabricating microelectronic assemblies, wherein a microelectronic device may be attached to a microelectronic substrate with a plurality of shaped and oriented solder joints. The shaped and oriented solder joints may be substantially oval, wherein the major axis of the substantially oval solder joints may be substantially oriented toward a neutral point or center of the microelectronic device. Embodiments of the shaped and oriented solder joint may reduce the potential of solder joint failure due to stresses, such as from thermal expansion stresses between the microelectronic device and the microelectronic substrate.

Abstract translation: 本说明书涉及制造微电子组件的领域，其中微电子器件可以附接到具有多个成形和取向的焊点的微电子衬底。 成形和定向的焊接接头可以是基本上椭圆形的，其中基本上椭圆形焊点的长轴可以基本上朝向微电子器件的中性点或中心定向。 成形和取向的焊接接头的实施例可以减少由于应力（例如来自微电子器件和微电子衬底之间的热膨胀应力）引起的焊点故障的可能性。