公开(公告)号：WO2008083250A2

公开(公告)日：2008-07-10

申请号：PCT/US2007/088992

申请日：2007-12-27

Applicant: TEXAS INSTRUMENTS INCORPORATED ,  STIBOREK, Leon

Inventor： STIBOREK, Leon

IPC: H05K1/00 ,  H01L21/58 ,  H05K7/00

CPC classification number: H05K3/3436 ,  H01L21/4853 ,  H01L23/49811 ,  H01L2223/6622 ,  H01L2224/16 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01046 ,  H01L2924/01057 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/15311 ,  H01L2924/15312 ,  H05K1/0219 ,  H05K3/4015 ,  H05K2201/09809 ,  H05K2201/10946 ,  H05K2201/2036 ,  Y02P70/613 ,  H01L2224/0401

Abstract: A contact grid array interconnect (100) element for mounting an IC package (130) to a substrate. The interconnect comprises an insulating stand-off post (110) having opposing ends. An electrically conductive core (105) is embedded in and traverses the post. Conductive endplates (125, 127) are located on the opposing ends (117, 120) of the post and contact the core.

Abstract translation: 用于将IC封装（130）安装到衬底的触点栅格阵列互连（100）元件。 互连件包括具有相对端部的绝缘支柱（110）。 导电芯（105）嵌入并横穿该柱。 导电端板（125,127）位于柱的相对端（117,120）上并与芯接触。

公开(公告)号：WO2008031366A1

公开(公告)日：2008-03-20

申请号：PCT/DE2006/001598

申请日：2006-09-13

Applicant: SIEMENS AKTIENGESELLSCHAFT ,  APFELBACHER, Walter ,  KREUTZER, Rainer ,  WÖLLMER, Heinz

Inventor： APFELBACHER, Walter ,  KREUTZER, Rainer ,  WÖLLMER, Heinz

IPC: H05K3/32 ,  H05K3/40

CPC classification number: H05K3/328 ,  H05K1/0306 ,  H05K3/244 ,  H05K2201/09736 ,  H05K2201/10628 ,  H05K2201/10946 ,  H05K2203/107

Abstract: Die Erfindung betrifft eine Leiterplatte, insbesondere Keramikplatte, mit einer ersten Schicht (1) , wobei die erste Schicht eine Metallschicht ist und zur elektrisch leitenden Verbindung über eine Laserschweißung (4) mit einem Anschluss vorgesehen ist. Es ist eine bekannte Tatsache, dass bei Laserschweißungen eine genaue Kontrolle der Laserparameter innerhalb der erlaubten Toleranzen sehr schwierig ist. Als problematisch erweist sich insbesondere eine Laserschweißung mit zu hoher Energie aufgrund standardmäßiger Abweichung. Es wird eine Leiterplatte angegeben, die eine zweite Schicht (9, 11, 12, 20) mit mindestens einer Schutzfunktion zur Verhinderung schädlicher Einwirkungen der Laserschweißung (4; 14 bis 19) aufweist, da die zweite Schicht zur stoffflüssigen Verbindung zumindest mit dem Anschluss mittels der Laserschweißung vorgesehen ist. Zudem entstehen Vorteile bei Anschluss-Übersteiger-Kombinationen oder Anschlüssen mit einer Isolationsschicht (6).

Abstract translation: 本发明涉及一种印刷电路板，特别是陶瓷板，具有第一层（1），其中所述第一层是金属层和通孔（4）设置有一个连接的激光焊接的导电连接。 这是一个众所周知的事实是，当激光在允许的公差范围内焊接的激光参数的精确控制是非常困难的。 特别是激光焊接是用过量的能量问题的，因为标准偏差。 提供了一种印刷电路板，第二层（9，11，12，20）以防止激光焊接的有害影响中的至少一个的保护功能（4; 19 14）中，由于该材料的液体化合物至少与所述连接装置的第二层 提供激光焊接。 此外，优点在连接关于Steiger的组合或连接有绝缘层（6）产生的。

公开(公告)号：WO2007132612A1

公开(公告)日：2007-11-22

申请号：PCT/JP2007/058155

申请日：2007-04-13

Applicant: 株式会社 村田製作所 ,  酒井 範夫 ,  山本 幸男

Inventor： 酒井 範夫 ,  山本 幸男

IPC: H01L25/04 ,  H01L25/18 ,  H05K3/46

CPC classification number: H05K1/141 ,  H01L23/49805 ,  H01L23/49811 ,  H01L23/49861 ,  H01L23/562 ,  H01L24/48 ,  H01L24/97 ,  H01L25/165 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/1532 ,  H01L2924/15787 ,  H01L2924/16152 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/351 ,  H05K3/0052 ,  H05K3/284 ,  H05K3/3426 ,  H05K2201/10757 ,  H05K2201/10924 ,  H05K2201/10946 ,  H05K2201/10977 ,  H05K2203/1572 ,  Y02P70/613 ,  H01L2224/85 ,  H01L2224/81 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099

Abstract: 　簡単な構成で接合部分の熱応力や衝撃応力を緩和することができ、簡単に製造することができる複合基板及びその製造方法を提供する。 　まず、基板本体１０の一方主面１０ａの端子に、金属薄板の折り曲げ加工により形成され中間片３４の両端にそれぞれ第１片３２と第２片３６とが連続する複数の接続部材３０のそれぞれの第１片３２を接合するとともに、基板本体１０の一方主面１０ａにチップ状電子部品２０，２２を搭載する。次いで、チップ状電子部品２０，２２の少なくとも一部と少なくとも接続部材３０のそれぞれの第１片３２とを覆い、かつ、少なくとも接続部材３０のそれぞれの第２片３６の基板本体１０とは反対側の面３７が露出するように、基板本体１０の一方主面１０ａに樹脂層２４を形成する。

Abstract translation: 提供一种复合基板，其通过简单的结构来改变在接合部分处施加的热应力和冲击应力，并且被简单地制造。 还提供了一种制造这种复合衬底的方法。 在基板主体（10）的一个主表面（10a）上的端子上，分别连接多个连接部件（30）的第一部件（32）。 连接构件通过弯曲薄金属板而形成，该薄金属板具有从中间件（34）的两端连续的第一件（32）和第二件（36）。 在基板主体（10）的一个主表面（10a）上安装有芯片状电子部件（20,22）。 然后，在基板主体（10）的一个主表面（10a）上形成树脂层（24），使得至少一部分芯片状电子部件（20,22）和至少第一部件 所述连接构件（30）的所述第二构件（32）被覆盖，并且所述连接构件（30）的与所述基板主体（10）相反侧的所述第二构件（36）的至少表面（37）露出。

公开(公告)号：WO1986002230A1

公开(公告)日：1986-04-10

申请号：PCT/DE1985000238

申请日：1985-07-11

Applicant: ROBERT BOSCH GMBH ,  ZÖBL, Hartmut

Inventor： ROBERT BOSCH GMBH

IPC: H05K01/14

CPC classification number: H05K1/144 ,  H05K2201/10386 ,  H05K2201/10946

Abstract: The hybrid mounting (10) is intended for an electronic circuit of which the terminals have to be connected to a printed circuit board or the like. In order to obtain an hybrid mounting (10) of reduced dimensions and a low loss ratio during the production process, the mounting is comprised of two separated plate-shaped substrates which include electronic components and which are arranged back to back one against the other. The substrates are electrically connected by means of U-shaped metal contact parts at contact points arranged on at least one side (10a) on edges of those substrates arranged at a same level.

Abstract translation: 混合安装（10）用于其端子必须连接到印刷电路板等的电子电路。 为了在制造过程中获得尺寸减小和损失率低的混合式安装件（10），安装件包括两个分离的板状基板，其包括电子部件，并且彼此背对背地布置。 基板在布置在布置在同一水平面上的那些基板的边缘上的至少一个侧面（10a）上的接触点处通过U形金属接触部分电连接。

公开(公告)号：WO2014068935A1

公开(公告)日：2014-05-08

申请号：PCT/JP2013/006340

申请日：2013-10-25

Applicant: 日本精工株式会社

Inventor： 須永　崇 ,  金子　昇 ,  三好　修

IPC: H01L23/48 ,  H01L21/60 ,  H01L25/07 ,  H01L25/18

CPC classification number: H05K1/09 ,  H01L23/142 ,  H01L23/3735 ,  H01L23/49582 ,  H01L23/49811 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/35 ,  H01L24/37 ,  H01L24/40 ,  H01L24/41 ,  H01L24/73 ,  H01L24/83 ,  H01L24/84 ,  H01L24/92 ,  H01L25/07 ,  H01L25/072 ,  H01L25/18 ,  H01L2224/05553 ,  H01L2224/0603 ,  H01L2224/291 ,  H01L2224/29294 ,  H01L2224/293 ,  H01L2224/32227 ,  H01L2224/32238 ,  H01L2224/33181 ,  H01L2224/352 ,  H01L2224/35847 ,  H01L2224/3701 ,  H01L2224/37013 ,  H01L2224/37147 ,  H01L2224/40095 ,  H01L2224/40225 ,  H01L2224/40227 ,  H01L2224/40475 ,  H01L2224/40499 ,  H01L2224/4103 ,  H01L2224/4112 ,  H01L2224/48 ,  H01L2224/73263 ,  H01L2224/77272 ,  H01L2224/83191 ,  H01L2224/83192 ,  H01L2224/8321 ,  H01L2224/83424 ,  H01L2224/83447 ,  H01L2224/83801 ,  H01L2224/83815 ,  H01L2224/84424 ,  H01L2224/84447 ,  H01L2224/84801 ,  H01L2224/84815 ,  H01L2224/85 ,  H01L2224/9221 ,  H01L2924/014 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/181 ,  H01L2924/19105 ,  H01L2924/3011 ,  H01L2924/351 ,  H05K1/0271 ,  H05K1/05 ,  H05K1/181 ,  H05K3/3431 ,  H05K2201/10166 ,  H05K2201/1028 ,  H05K2201/1031 ,  H05K2201/10409 ,  H05K2201/10946 ,  H05K2201/10962 ,  Y02P70/611 ,  Y02P70/613 ,  H01L2924/00015 ,  H01L2924/00014 ,  H01L2224/83 ,  H01L2224/84 ,  H01L2224/33 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 　半導体モジュール（３０）は、ベアチップトランジスタ（３５）の上面に形成された電極（Ｓ，Ｇ）上と複数の配線パターン（３３ａ～３３ｄ）のうち配線パターン（３３ｂ，３３ｃ）上とを半田（３４ｂ，３４ｃ）を介して接合する銅コネクタ（３６ａ，３６ｂ）を備える。銅コネクタ（３６ｂｂ）は、ベアチップトランジスタ（３５）の電極（Ｇ）に接合される電極接合部（３６ｂｂ）と、電極接合部（３６ｂｂ）に対して対向するように配置され、配線パターン（３３ｃ）に接合される基板接合部（３６ｂｃ）とを備える。電極接合部（３６ｂｂ）の一方向と直交する方向の幅Ｗ１は、基板接合部（３６ｂｂ）の一方向と直交する方向の幅Ｗ２よりも狭い。

Abstract translation: 该半导体模块（30）配备有用于通过焊料（34b，34c）将形成在裸芯片晶体管（35）的上表面上的电极（S，G）的顶部接合的铜连接器（36a，36b） 其中包括在多个布线图案（33a-33d）中的布线图案（33b，33c）的顶部。 铜连接器（36b）配备有连接到裸芯片晶体管（35）上的电极（G）的电极接合部（36bb），以及与布线图案连接的基板接合部（36bc） （33c），并且被定位成面对电极接合部（36bb）。 电极接合部（36bb）在与一个方向垂直的方向上的宽度（W1）比垂直于该一个方向的方向窄于基板接合部（36bc）的宽度（W2）。

公开(公告)号：WO2010032473A1

公开(公告)日：2010-03-25

申请号：PCT/JP2009/004694

申请日：2009-09-17

Applicant: 三菱重工業株式会社 ,  手島和範 ,  外山浩司 ,  中野浩児 ,  佐藤秀隆

Inventor： 手島和範 ,  外山浩司 ,  中野浩児 ,  佐藤秀隆

IPC: H02M7/48 ,  H01L25/07 ,  H01L25/18

CPC classification number: H05K7/1432 ,  H05K1/144 ,  H05K3/284 ,  H05K5/064 ,  H05K2201/10015 ,  H05K2201/10287 ,  H05K2201/10946 ,  H05K2201/10962 ,  H05K2203/1316 ,  H05K2203/1322 ,  H05K2203/1476

Abstract: 　小型であって、かつ長期の振動を伴った使用に対する耐久性の高いインバータ装置を提供することを目的とする。 　パワー基板２０が箱状のモジュールケース１１の底部に配置され、コントロール基板３０がモジュールケース１１の開口部の蓋をなすことにより、本発明のインバータ装置１０は、以上のようにモジュール化されているので、低背化に寄与する。インバータ装置１０は、パワー基板２０とコントロール基板３０との間にコンデンサ２２が設けられるとともに、樹脂モールド層１２によりコンデンサ２２を覆って、コンデンサ２２をモジュールケース１１内に固定する。樹脂モールド層１２でコンデンサ２２をモジュールケース１１内に固定させているので、従来のねじ止めに比べて、振動に対する耐久性が高い。

Abstract translation: 提供一种变换器装置，即使在逆变器装置长时间使用并施加振动的情况下，该装置体积小且耐用性高。 电源基板（20）配置在箱状模块壳体（11）的底部，控制基板（30）形成模块壳体（11）的开口部的盖部， 10）形成为模块并有助于降低高度。 在逆变器装置（10）中，在电力基板（20）和控制基板（30）之间配置有电容器（22），电容器（22）被树脂模制层（12）覆盖，电容器 22）固定在模块壳体（11）中。 由于电容器（22）与树脂模制层（12）固定在模块壳体（11）中，与使用螺钉固定电容器的常规情况相比，振动耐久性高。

公开(公告)号：WO99031777A1

公开(公告)日：1999-06-24

申请号：PCT/JP1998/005488

申请日：1998-12-04

IPC: H02G3/08 ,  H02G3/16 ,  H02G5/00 ,  H05K3/20 ,  H05K3/32 ,  H05K7/06

CPC classification number: H02G3/16 ,  H02G3/081 ,  H02G5/005 ,  H05K3/202 ,  H05K3/326 ,  H05K2201/091 ,  H05K2201/10946 ,  H05K2201/2072 ,  Y10S439/949 ,  Y10T29/49117 ,  Y10T29/49121 ,  Y10T29/49128 ,  Y10T29/49151 ,  Y10T29/49153 ,  Y10T29/49833 ,  Y10T29/49845 ,  Y10T29/49908

Abstract: A bus bar wiring board comprising a bus bar pattern for electric wiring formed in a predetermined shape, and a bus bar piece formed separately from the bus bar pattern and electrically connected and secured to the bus bar pattern. A method of producing the bus bar wiring board comprising a bus bar pattern punching step for punching a bus bar pattern for electric wiring that is laid out in a predetermined shape out of an electrically conducting metal plate, a bus bar piece punching step for punching a bus bar piece laid out in a predetermined shape in a remaining space on the electrically conducting metal plate, and a connection step for electrically connecting and securing together the bus bar pattern punched in the bus bar pattern punching step and the bus bar pieve punched in the bus bar piece punching step, whereby reducing the waste in the electrically conducting metal plate out of which the bus bar patterns are punched and decreasing the cost of production or the cost of a product.

Abstract translation: 一种汇流条布线板，包括形成为预定形状的电线的母线图形，以及与母线图案分开形成的母线条，并且电连接并固定到母线图案。 一种母线布线板的制造方法，其特征在于，包括：母线条冲孔工序，用于冲压导电金属板中以规定形状布置的电气布线的母线图形;冲压步骤 在导电金属板上的剩余空间中以预定形状布置的母线条，以及连接步骤，用于将冲压在母线图案冲压步骤中的母线图形和将冲压在母线条冲压步骤中的母线棒电连接并固定在一起 母线冲压步骤，从而减少导电金属板中的浪费，其中冲压母线图案并降低生产成本或产品成本。

公开(公告)号：WO98050954A1

公开(公告)日：1998-11-12

申请号：PCT/US1998/009442

申请日：1998-05-08

IPC: B23K20/00 ,  C25D7/12 ,  G01R1/067 ,  G01R1/073 ,  G01R31/28 ,  H01L21/00 ,  H01L21/48 ,  H01L21/56 ,  H01L21/60 ,  H01L21/603 ,  H01L21/66 ,  H01L23/48 ,  H01L23/485 ,  H01L23/49 ,  H01L23/498 ,  H01L25/065 ,  H01L25/16 ,  H05K1/14 ,  H05K3/20 ,  H05K3/32 ,  H05K3/34 ,  H05K3/36 ,  H05K3/40

CPC classification number: B23K20/004 ,  B23K2101/40 ,  C25D7/12 ,  G01R1/07378 ,  G01R31/2886 ,  H01L21/4853 ,  H01L21/4889 ,  H01L21/563 ,  H01L22/20 ,  H01L23/49811 ,  H01L24/11 ,  H01L24/13 ,  H01L24/45 ,  H01L24/48 ,  H01L24/72 ,  H01L24/81 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/16 ,  H01L2224/1134 ,  H01L2224/13099 ,  H01L2224/13124 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13169 ,  H01L2224/13611 ,  H01L2224/13613 ,  H01L2224/13616 ,  H01L2224/13647 ,  H01L2224/13655 ,  H01L2224/13657 ,  H01L2224/16 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/73203 ,  H01L2224/81801 ,  H01L2224/85201 ,  H01L2225/0651 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2225/06562 ,  H01L2225/06572 ,  H01L2924/00013 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01045 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01051 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H05K1/141 ,  H05K3/20 ,  H05K3/326 ,  H05K3/3421 ,  H05K3/368 ,  H05K3/4015 ,  H05K2201/1031 ,  H05K2201/10318 ,  H05K2201/10757 ,  H05K2201/10878 ,  H05K2201/10909 ,  H05K2201/10946 ,  Y02P70/611 ,  H01L2924/00014

Abstract: High density packaging of semiconductor devices on an interconnection substrate is achieved by stacking bare semiconductor devices (402, 404, 406, 408) atop one another so that an edge portion of a semiconductor device extends beyond the semiconductor device that it is stacked atop. Elongate interconnection elements (422, 424, 426, 428) extend from the bottommost one of the semiconductor devices, and from the exposed edge portions of the semiconductor devices stacked atop the bottommost semiconductor device. Free-ends of the elongate interconnection elements make electrical contact with terminals of an interconnection substrate (430), such as a PCB. The elongate interconnection elements extending from each of the semiconductor devices are sized so as to reach the terminals of the PCB, which may be plated through holes (432, 434, 436, 438). The elongate interconnection elements are suitably resilient contact structures, and may be composite interconnection elements comprising a relatively soft core (e.g., a gold wire) and a relatively hard overcoat (e.g., a nickel plating).

Abstract translation: 通过将半导体器件（402,404,406,408）彼此顶起堆叠来实现半导体器件在互连衬底上的高密度封装，使得半导体器件的边缘部分延伸超过其顶部堆叠的半导体器件。 细长的互连元件（422,424,426,428）从半导体器件的最底端延伸，并且从半导体器件的暴露的边缘部分堆叠在最底层的半导体器件的顶部。 细长互连元件的自由端与诸如PCB的互连衬底（430）的端子电接触。 从每个半导体器件延伸的细长互连元件的尺寸被设计成到达可以通过孔（432,434,436,438）电镀的PCB的端子。 细长互连元件是合适的弹性接触结构，并且可以是包括相对软的芯（例如，金线）和相对硬的外涂层（例如镀镍）的复合互连元件。

公开(公告)号：WO1997037373A2

公开(公告)日：1997-10-09

申请号：PCT/US1997004911

申请日：1997-03-27

Applicant: CERIDIAN CORPORATION

Inventor： CERIDIAN CORPORATION ,  PAI, Deepak, Keshav

IPC: H01L00/00

CPC classification number: H05K3/303 ,  H01L23/49827 ,  H01L2924/0002 ,  H05K3/3426 ,  H05K2201/10424 ,  H05K2201/10704 ,  H05K2201/10946 ,  H05K2203/0769 ,  Y02P70/613 ,  Y10T29/49144 ,  Y10T29/49149 ,  Y10T29/49222 ,  Y10T29/4981 ,  H01L2924/00

Abstract: A method and apparatus are provided for connecting area grid array semiconductor chips (30) to a printed wire board (40). A compliant lead matrix (10) includes a carrier (12) and a plurality of conductive leads (14) arranged parallel to one another and secured relative to the carrier (12) in the form of a matrix. The method includes orienting a first side (16) of the lead matrix (10) to be aligned with a reciprocal matrix of conductive surface pads (36) on the area grid array semiconductor chip (30). First ends (20) of the leads are electrically connected to the conductive surface pads (36) of the area grid array chip (30). The second side (18) of the lead matrix (10) is oriented to be aligned with a reciprocal matrix of conductive surface pads (46) on a printed wire board (40). Second ends (22) of the leads (14) of the lead matrix (10) are electrically connected to the conductive surface pads (46) of the printed wire board (40) thereby establishing an electrical connection between the area grid array chip (30) and the printed wire board (40).

Abstract translation: 提供了一种用于将区域阵列半导体芯片（30）连接到印刷线路板（40）的方法和装置。 柔性引线矩阵（10）包括载体（12）和彼此平行布置并以矩阵的形式相对于载体（12）固定的多个导电引线（14）。 该方法包括将引线矩阵（10）的第一侧（16）定向成与区域栅格阵列半导体芯片（30）上的导电表面焊盘（36）的倒数矩阵对准。 引线的第一端（20）电连接到区域格栅阵列芯片（30）的导电表面焊盘（36）。 引线矩阵（10）的第二面（18）被定向成与印刷线路板（40）上的导电表面焊盘（46）的倒数矩阵对齐。 引线矩阵（10）的引线（14）的第二端（22）电连接到印刷线路板（40）的导电表面焊盘（46），由此在区域格栅阵列芯片（30）之间建立电连接 ）和印刷线路板（40）。

公开(公告)号：WO1996015459A1

公开(公告)日：1996-05-23

申请号：PCT/US1995014885

申请日：1995-11-15

Applicant: FORMFACTOR, INC.

Inventor： FORMFACTOR, INC. ,  KHANDROS, Igor, Y. ,  MATHIEU, Gaetan, L. ,  ELDRIDGE, Benjamin, N. ,  GRUBE, Gary, W.

IPC: G01R01/073

CPC classification number: H05K7/1069 ,  B23K1/0016 ,  B23K20/004 ,  B23K2101/40 ,  C25D5/08 ,  C25D5/22 ,  C25D7/12 ,  C25D21/02 ,  G01R1/0483 ,  G01R31/2863 ,  H01L21/288 ,  H01L21/4853 ,  H01L21/4889 ,  H01L21/563 ,  H01L21/67138 ,  H01L22/20 ,  H01L23/49811 ,  H01L24/11 ,  H01L24/12 ,  H01L24/16 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/72 ,  H01L24/81 ,  H01L25/0652 ,  H01L25/16 ,  H01L2224/0401 ,  H01L2224/05082 ,  H01L2224/05644 ,  H01L2224/1134 ,  H01L2224/1147 ,  H01L2224/13099 ,  H01L2224/13124 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13582 ,  H01L2224/13639 ,  H01L2224/13644 ,  H01L2224/13647 ,  H01L2224/13655 ,  H01L2224/13657 ,  H01L2224/16145 ,  H01L2224/45014 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/4554 ,  H01L2224/45644 ,  H01L2224/4824 ,  H01L2224/48465 ,  H01L2224/48644 ,  H01L2224/48699 ,  H01L2224/48844 ,  H01L2224/49109 ,  H01L2224/73203 ,  H01L2224/81801 ,  H01L2224/85201 ,  H01L2224/85205 ,  H01L2225/0651 ,  H01L2225/06527 ,  H01L2225/06555 ,  H01L2225/06572 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01031 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01045 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01051 ,  H01L2924/01056 ,  H01L2924/01057 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01083 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/10329 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/1532 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/3025 ,  H01R12/52 ,  H05K1/141 ,  H05K3/20 ,  H05K3/308 ,  H05K3/326 ,  H05K3/3421 ,  H05K3/3426 ,  H05K3/368 ,  H05K3/4015 ,  H05K3/4092 ,  H05K2201/0397 ,  H05K2201/068 ,  H05K2201/1031 ,  H05K2201/10318 ,  H05K2201/10378 ,  H05K2201/10719 ,  H05K2201/10734 ,  H05K2201/10757 ,  H05K2201/10878 ,  H05K2201/10909 ,  H05K2201/10946 ,  Y02P70/611 ,  Y02P70/613 ,  H01L2924/00 ,  H01L2224/48 ,  H01L2924/20752 ,  H01L2924/20753 ,  H01L2224/48744 ,  H01L2924/20751 ,  H01L2924/20755 ,  H01L2924/20756 ,  H01L2924/20757 ,  H01L2924/00015 ,  H01L2924/2075 ,  H01L2924/20754

Abstract: Resilient contact structures (430) are mounted directly to bond pads (410) on semiconductor dies (402a, 402b), prior to the dies (402a, 402b) being singulated (separated) from a semiconductor wafer. This enables the semiconductor dies (402a, 402b) to be exercised (e.g., tested and/or burned-in) by connecting to the semiconductor dies (702, 704) with a circuit board (710) or the like having a plurality of terminals (712) disposed on a surface thereof. Subsequently, the semiconductor dies (402a, 402b) may be singulated from the semiconductor wafer, whereupon the same resilient contact structures (430) can be used to effect interconnections between the semiconductor dies and other electronic components (such as wiring substrates, semiconductor packages, etc.). Using the all-metallic composite interconnection elements (430) of the present invention as the resilient contact structures, burn-in (792) can be performed at temperatures of at least 150 DEG C, and can be completed in less than 60 minutes.

Abstract translation: 在将模具（402a，402b）与半导体晶片分离（分离）之前，将弹性接触结构（430）直接安装在半导体管芯（402a，402b）上的接合焊盘（410）上。 这使得半导体管芯（402a，402b）能够通过用具有多个端子的电路板（710）等连接到半导体管芯（702,704）来实现（例如，测试和/或烧入）半导体管芯（402a，402b） （712）设置在其表面上。 随后，半导体管芯（402a，402b）可以从半导体晶片分离，于是可以使用相同的弹性接触结构（430）来实现半导体管芯和其它电子部件（例如布线基板，半导体封装， 等等。）。 使用本发明的全金属复合互连元件（430）作为弹性接触结构，老化（792）可以在至少150℃的温度下进行，并且可以在少于60分钟内完成。