公开(公告)号：WO2012144855A2

公开(公告)日：2012-10-26

申请号：PCT/KR2012/003069

申请日：2012-04-20

Applicant: (주)덕산테코피아 ,  장용운 ,  김성철 ,  장승준 ,  손윤상 ,  김태민 ,  이상민

Inventor： 장용운 ,  김성철 ,  장승준 ,  손윤상 ,  김태민

IPC: B23K35/363 ,  H05K3/34 ,  H01L21/60 ,  C08K5/09

CPC classification number: B23K35/025 ,  B23K1/0016 ,  B23K1/203 ,  B23K35/262 ,  B23K35/3612 ,  B23K35/3613 ,  B23K35/362 ,  B23K2201/40 ,  C08K5/11 ,  C08K5/12 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/1132 ,  H01L2224/11332 ,  H01L2224/1147 ,  H01L2224/11849 ,  H01L2224/13022 ,  H01L2224/1329 ,  H01L2224/13311 ,  H01L2924/01029 ,  H01L2924/00012 ,  H01L2924/00014 ,  C08L93/04

Abstract: 본 발명에 따른 솔더 페이스트용 플럭스는, 수지, 가소제, 용제 및 활성제를 포함한다. 상기 가소제가 디부틸프탈레이트(dibutylphthalate, DBP), 벤질부틸프탈레이트(benzylbutylphthalate, BBP), 디옥틸프탈레이트(dioctylphthalate, DOP), 디옥틸세바케이트(dioctyl sebacate, DOS) 및 디옥틸아제레이트(dioctyl azelate, DOZ)로 이루어진 군에서 선택된 물질을 적어도 하나 포함한다.

Abstract translation: 根据本发明的用于焊膏的焊剂包括树脂，增塑剂，溶剂和活化剂。 增塑剂包括选自邻苯二甲酸二丁酯（DBP），邻苯二甲酸苄基丁酯（BBP），邻苯二甲酸二辛酯（DOP），癸二酸二辛酯（DOS）和壬二酸二辛酯（DOZ））中的至少一种。

公开(公告)号：WO2012064636A4

公开(公告)日：2012-10-26

申请号：PCT/US2011059542

申请日：2011-11-07

Applicant: CREE INC

Inventor： MIECZKOWSKI VAN ,  AGARWAL ANANT ,  GURGANUS JASON ,  HAGLEITNER HELMUT

IPC: H01L23/485

CPC classification number: H01L24/03 ,  H01L24/05 ,  H01L24/48 ,  H01L2224/02166 ,  H01L2224/04026 ,  H01L2224/04042 ,  H01L2224/05124 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05169 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05687 ,  H01L2224/48463 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01059 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/10272 ,  H01L2924/10329 ,  H01L2924/1033 ,  H01L2924/12032 ,  H01L2924/1301 ,  H01L2924/1306 ,  H01L2224/45099 ,  H01L2924/00

Abstract: The present disclosure relates to forming multi - layered contact pads for a semiconductor device, wherein the various layers of the contact pad are formed using one or more thin - film deposition processes, such as an evaporation process. Each contact pad includes an adhesion layer, (20) which is formed over the device structure for the semiconductor device; a titanium nitride (TiN) barrier layer, (22) which is formed over the adhesion layer (24); and an overlay layer, which is formed over the barrier layer. At least the titanium nitride (TiN) barrier layer (22) is formed using an evaporation process.

Abstract translation: 本公开涉及形成用于半导体器件的多层接触焊盘，其中接触焊盘的各个层使用一个或多个薄膜沉积工艺（诸如蒸发工艺）形成。 每个接触焊盘包括形成在半导体器件的器件结构之上的粘合层（20）; 形成在所述粘合层（24）上方的氮化钛（TiN）阻挡层（22）; 以及覆盖层，其形成在阻挡层上。 至少使用蒸发工艺形成氮化钛（TiN）阻挡层（22）。

公开(公告)号：WO2012141027A1

公开(公告)日：2012-10-18

申请号：PCT/JP2012/058917

申请日：2012-04-02

Applicant: ソニーケミカル&インフォメーションデバイス株式会社 ,  出口 真吾

Inventor： 出口　真吾

IPC: C08G59/20 ,  C09J7/00 ,  C09J9/02 ,  C09J163/00 ,  C09J201/00 ,  H01B5/16 ,  H01L21/60 ,  H01R11/01

CPC classification number: H01R4/04 ,  C08G59/687 ,  C08L63/00 ,  C09D5/24 ,  C09J7/10 ,  C09J9/02 ,  C09J2201/602 ,  C09J2201/61 ,  C09J2203/326 ,  C09J2205/102 ,  C09J2463/00 ,  H01L24/13 ,  H01L24/16 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L2224/131 ,  H01L2224/13124 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16238 ,  H01L2224/2929 ,  H01L2224/293 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/75252 ,  H01L2224/81193 ,  H01L2224/81903 ,  H01L2224/83192 ,  H01L2224/83203 ,  H01L2224/83851 ,  H01L2224/83856 ,  H01L2224/9211 ,  H01L2924/01029 ,  H01L2924/12041 ,  H01L2924/15788 ,  H01L2224/16225 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/0665 ,  H01L2924/014

Abstract: 　エポキシ樹脂とエポキシ樹脂用硬化剤と膜形成用樹脂とを含む熱硬化型エポキシ樹脂組成物中に導電性粒子が分散してなる異方性導電フィルムは、そのエポキシ樹脂として、β－アルキルグリシジル型エポキシ樹脂とグリシジルエーテル型エポキシ樹脂とを質量比９：１～２：８の割合で含有するものを使用する。β－アルキルグリシジル型エポキシ樹脂としては、ジ（β－メチルグリシジル）レゾルシノールエーテルが好ましく、グリシジルエーテル型エポキシ樹脂としては、アルキレンオキサイド変性グリシジルエーテル型エポキシ樹脂が好ましい。

Abstract translation: 包含可热固化环氧树脂组合物和分散在热固性环氧树脂组合物中的导电颗粒的各向异性导电膜，其中该可热固化环氧树脂组合物包含环氧树脂，环氧树脂固化剂和成膜树脂 其中，所使用的环氧树脂包含比例为9:1〜2:8质量份的β-烷基缩水甘油基型环氧树脂和缩水甘油醚型环氧树脂。 β-烷基缩水甘油基型环氧树脂优选为二（β-甲基缩水甘油基）间苯二酚醚，缩水甘油醚型环氧树脂优选为环氧烷改性缩水甘油醚型环氧树脂。

公开(公告)号：WO2012140925A1

公开(公告)日：2012-10-18

申请号：PCT/JP2012/050832

申请日：2012-01-17

Applicant: 株式会社村田製作所 ,  中村 琢也

Inventor： 中村　琢也

IPC: H01L21/60 ,  G01R31/26

CPC classification number: G01R31/2886 ,  H01L24/13 ,  H01L2224/131 ,  H01L2924/01029 ,  H01L2924/014

Abstract: 　バンプ電極(１２)に当接する金属製の突起からなる接触子を有する検査用回路基板(１１０)と検査対象物(１０)とを押圧させた状態で検査対象物(１０)の電気特性を測定する第１測定工程と、第１測定工程後、バンプ電極(１２)に当接する金属製の突起からなる接触子を有する検査用回路基板(１１０)と検査対象物(１０)とを押圧させた状態で検査対象物(１０)の電気特性を再度測定する第２測定工程とを備える。第１測定工程において接触子に当接した領域であるバンプ電極(１２)の第１当接領域と、第２測定工程において接触子に当接した領域であるバンプ電極(１２)の第２当接領域とが、少なくとも一部において重複しないようにする。

Abstract translation: 本发明包括以下步骤：第一测量步骤，用于在被检查对象（10）被压到具有接触的检查电路基板（110）的状态下测量被检查物体（10）的电特性 由与突起电极（12）接触的金属突起构成; 并且在第一测量步骤之后，在被检查对象（10）被按压在检查电路基板（110）的状态下，重新测量被检查物体（10）的电气特性的第二测量步骤， 具有由与突起电极（12）接触的金属突起构成的接触。 凸起电极（12）的与第一测量步骤中的接触部接触的区域和作为与第一测量步骤接触的区域的凸起电极（12）的第二接触区域的凸起电极（12）的第一接触区域 第二测量步骤中的接触被配置为使得两个区域至少部分不重叠。

公开(公告)号：WO2012096638A3

公开(公告)日：2012-10-11

申请号：PCT/US2010056830

申请日：2010-11-16

Applicant: ORTHODYNE ELECTRONICS CORP ,  BYARS JONATHAN MICHAEL

Inventor： BYARS JONATHAN MICHAEL

IPC: H01L21/60

CPC classification number: H01L24/85 ,  H01L24/34 ,  H01L24/36 ,  H01L24/40 ,  H01L24/48 ,  H01L24/78 ,  H01L24/97 ,  H01L2224/40091 ,  H01L2224/40245 ,  H01L2224/45014 ,  H01L2224/48091 ,  H01L2224/4813 ,  H01L2224/48247 ,  H01L2224/4846 ,  H01L2224/48472 ,  H01L2224/78 ,  H01L2224/78703 ,  H01L2224/85203 ,  H01L2224/85205 ,  H01L2224/85206 ,  H01L2924/00014 ,  H01L2924/01029 ,  Y10S269/903 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2924/00 ,  H01L2224/37099

Abstract: A support structure for supporting a semiconductor device during a bonding operation is provided. The support structure comprises a body portion defining an upper surface configured to support a semiconductor device during a bonding operation. The upper surface defines a constraining feature for constraining at least a portion of the semiconductor device during the bonding operation.

Abstract translation: 提供了一种用于在接合操作期间支撑半导体器件的支撑结构。 支撑结构包括限定在接合操作期间被配置为支撑半导体器件的上表面的主体部分。 上表面限定了在粘合操作期间约束半导体器件的至少一部分的约束特征。

公开(公告)号：WO2012133760A1

公开(公告)日：2012-10-04

申请号：PCT/JP2012/058567

申请日：2012-03-30

Applicant: ボンドテック株式会社 ,  山内 朗

Inventor： 山内　朗

IPC: H01L25/10 ,  H01L25/065 ,  H01L25/07 ,  H01L25/11 ,  H01L25/18

CPC classification number: H01L25/50 ,  H01L21/67144 ,  H01L21/6835 ,  H01L24/13 ,  H01L24/75 ,  H01L24/80 ,  H01L24/81 ,  H01L24/83 ,  H01L24/94 ,  H01L24/97 ,  H01L25/0652 ,  H01L2221/68354 ,  H01L2221/68381 ,  H01L2224/0401 ,  H01L2224/05571 ,  H01L2224/05647 ,  H01L2224/08145 ,  H01L2224/13023 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73104 ,  H01L2224/73204 ,  H01L2224/75315 ,  H01L2224/75753 ,  H01L2224/7598 ,  H01L2224/80357 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/81191 ,  H01L2224/81201 ,  H01L2224/81815 ,  H01L2224/8183 ,  H01L2224/83 ,  H01L2224/94 ,  H01L2224/95001 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/10253 ,  H01L2924/15788 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2224/05552

Abstract: 　複数の電子部品を基板上に平面配置して実装することをさらに容易に実現することが可能な実装技術を提供する。　基板ＷＡ上に第ｉ層の複数のチップＣＰｉが平面配置されて積層される。値ｉ＝２のときには、まず、仮基板ＷＴ２上に形成された樹脂層ＲＳ２に、第２層の複数のチップＣＰ２がフェイスアップ状態で平面配置され仮固定される。そして、仮基板ＷＴ２の上下を反転して第２層の複数のチップＣＰ２をフェイスダウン状態で仮基板ＷＴ２に保持し、基板ＷＡと仮基板ＷＴ２とを相対的に接近させることによって、第２層の各チップＣＰ２と基板ＷＡ上の第１層の各チップＣＰ１とが相対的に接近し、各チップＣＰ１と各チップＣＰ２とが接合する。さらに、各チップＣＰ２が各チップＣＰ１に接合された状態を維持しつつ、第２層の複数のチップＣＰ２から仮基板ＷＴ２が分離される。

Abstract translation: 提供了一种通过将电子部件平面地布置在基板上而更容易地将多个电子部件安装在基板上的安装技术。 在基板（WA）上，将第i层的多个芯片（CPi）平面放置并叠层。 当值i = 2时，首先，以面朝上的状态平面地配置多个第二层的芯片（CP2），并临时固定在形成于临时基板（WT2）上的树脂层（RS2）上。 然后，临时衬底（WT2）的上侧和下侧反转，并且第二层的芯片（CP2）以面朝下状态保持在临时衬底（WT2）上。 通过使衬底（WA）和临时衬底（WT2）通过使第二层的芯片（CP2）和衬底（WA）上的第一层的芯片（CP1）中的每一个彼此相对靠近， 彼此相对靠近，并且每个芯片（CP1）和每个芯片（CP2）彼此结合。 此外，在保持其中每个芯片（CP2）接合到每个芯片（CP1）的状态的同时，临时衬底（WT2）与第二层的芯片（CP2）分离。

公开(公告)号：WO2012131861A1

公开(公告)日：2012-10-04

申请号：PCT/JP2011/057532

申请日：2011-03-28

Applicant: 千住金属工業株式会社 ,  大西 司 ,  山中 芳恵 ,  立花 賢

Inventor： 大西　司 ,  山中　芳恵 ,  立花　賢

IPC: B23K35/26 ,  B23K35/14 ,  C22C13/00 ,  C22F1/00 ,  C22F1/16

CPC classification number: B23K35/0244 ,  B23K1/0016 ,  B23K35/0222 ,  B23K35/025 ,  B23K35/26 ,  B23K35/262 ,  B32B15/018 ,  C22C13/00 ,  H01L23/3114 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/81 ,  H01L2224/0401 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/1134 ,  H01L2224/13005 ,  H01L2224/13014 ,  H01L2224/13016 ,  H01L2224/13105 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/1312 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13157 ,  H01L2224/1316 ,  H01L2224/13169 ,  H01L2224/16225 ,  H01L2224/81815 ,  H01L2924/01015 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/15311 ,  H01L2924/2076 ,  H05K3/3463 ,  H05K2201/10734 ,  H01L2924/00 ,  H01L2924/01047 ,  H01L2924/01029 ,  H01L2924/01028 ,  H01L2924/207 ,  H01L2924/00014

Abstract: 　落下衝撃に良好なはんだボールの組成として、Cu電極には良好であるがNi電極には向かなかったり、Ni電極への耐落下は向上するがCu電極での落下衝撃性は損なわれて、信頼性が悪くなるなど、Cu電極及びNi電極両方を満たす耐落下衝撃用のはんだボールはなかった。　本発明は、Ag0.3～1.1質量％、Cu0.7～0.8質量％、Ni0.05～0.07質量％、残部SnのBGAやCSPの電極用鉛フリーはんだボールであり、接合されるプリント基板がCu電極でも、表面処理にAuめっきやAu/Pdめっきを用いるNi電極でも落下衝撃性が良好である鉛フリーはんだボールである。さらに、この組成にFe、Co、Ptから選択される元素を１種以上を合計で0.003～0.1質量％、又はBi、In、Sb、P、Geから選択される元素を１種以上を合計で0.003～0.1質量％添加しても良い。

Abstract translation: 没有具有满足Cu电极和Ni电极两者要求的组合物的耐跌落冲击焊球。 一些具有良好的耐滴落冲击性的焊球具有适合于Cu电极但不适用于Ni电极的组合物，而其它具有改善的对Ni电极的耐滴落冲击性，而对于Cu电极具有降低的耐冲击性，这降低了可靠性。 在本发明中，用于BGAs和CSP的电极的无铅焊球包括Ag为0.3〜1.1质量％，Cu为0.7〜0.8质量％，Ni为0.05〜0.07质量％，余量为Sn。 这样的无铅焊球对于要接合的印刷电路板赋予良好的耐冲击性，其具有经过Au镀层或Au / Pd电镀的表面处理的Cu电极或Ni电极。 可以向组合物中添加选自Fe，Co和Pt中的一种或多种元素的总计0.003至0.1质量％，或者选自Bi，In，Sb等中的一种或多种元素的总计0.003至0.1质量％ 可以添加P和Ge。

公开(公告)号：WO2012131075A1

公开(公告)日：2012-10-04

申请号：PCT/EP2012/055894

申请日：2012-03-30

Applicant: SOITEC ,  COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES ,  SADAKA, Mariam ,  RADU, Ionut ,  LANDRU, Didier ,  DI CIOCCIO, Lea

Inventor： SADAKA, Mariam ,  RADU, Ionut ,  LANDRU, Didier ,  DI CIOCCIO, Lea

IPC: H01L21/60 ,  H01L23/485

CPC classification number: H01L24/03 ,  H01L23/481 ,  H01L24/05 ,  H01L24/08 ,  H01L24/80 ,  H01L2224/03452 ,  H01L2224/03464 ,  H01L2224/03466 ,  H01L2224/03845 ,  H01L2224/03848 ,  H01L2224/039 ,  H01L2224/03901 ,  H01L2224/05546 ,  H01L2224/08121 ,  H01L2224/08146 ,  H01L2224/0903 ,  H01L2224/80097 ,  H01L2224/80099 ,  H01L2224/80201 ,  H01L2224/80357 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01067 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01082 ,  H01L2224/034

Abstract: Methods of bonding together semiconductor structures include annealing a first metal feature on a first semiconductor structure, bonding the first metal feature to a second metal feature of a second semiconductor structure to form a bonded metal structure that comprises the first metal feature and the second metal feature, and annealing the bonded metal structure. Annealing the first metal feature may comprise subjecting the first metal feature to a pre-bonding thermal budget, and annealing the bonded metal structure may comprise subjecting the bonded metal structure to a post-bonding thermal budget that is less than the pre-bonding thermal budget. Bonded semiconductor structures are fabricated using such methods.

Abstract translation: 将半导体结构结合在一起的方法包括退火第一半导体结构上的第一金属特征，将第一金属特征结合到第二半导体结构的第二金属特征，以形成包含第一金属特征和第二金属特征 ，并对结合的金属结构进行退火。 退火第一金属特征可以包括使第一金属特征经受预结合热预算，并且对接合的金属结构进行退火可以包括使结合的金属结构经受低于预粘合热预算的后粘合热预算 。 使用这种方法制造粘合的半导体结构。

公开(公告)号：WO2012087556A3

公开(公告)日：2012-10-04

申请号：PCT/US2011063409

申请日：2011-12-06

Applicant: INTEL CORP ,  HLAD MARK S ,  SALAMA ISLAM A ,  ROY MIHIR K ,  WU TAO ,  LIU YUELI ,  LEE KYU OH

Inventor： HLAD MARK S ,  SALAMA ISLAM A ,  ROY MIHIR K ,  WU TAO ,  LIU YUELI ,  LEE KYU OH

IPC: H01L21/60 ,  H01L23/48

CPC classification number: H01L23/49838 ,  H01L21/4853 ,  H01L21/4857 ,  H01L21/486 ,  H01L21/563 ,  H01L23/49811 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49866 ,  H01L23/50 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L2224/1112 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/11466 ,  H01L2224/119 ,  H01L2224/13005 ,  H01L2224/13082 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2224/1601 ,  H01L2224/16225 ,  H01L2224/16238 ,  H01L2224/165 ,  H01L2224/2919 ,  H01L2224/73204 ,  H01L2224/81121 ,  H01L2224/81191 ,  H01L2224/81444 ,  H01L2224/81455 ,  H01L2224/81464 ,  H01L2224/81815 ,  H01L2224/831 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01046 ,  H01L2924/01079 ,  H01L2924/01103 ,  H01L2924/01108 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15321 ,  H01L2924/2064 ,  H01L2924/37001 ,  H01L2924/3841 ,  H05K1/113 ,  H05K3/107 ,  H05K3/3436 ,  H05K3/421 ,  H01L2924/00014 ,  H01L2924/00

Abstract: Package substrates enabling reduced bump pitches and package assemblies thereof. Surface-level metal features are embedded in a surface-level dielectric layer with surface finish protruding from a top surface of the surface-level dielectric for assembly, without solder resist, to an IC chip having soldered connection points. Package substrates are fabricated to enable multiple levels of trace routing with each trace routing level capable of reduced minimum trace width and spacing.

Abstract translation: 封装衬底，能够减少凸起间距和封装组件。 表面级金属特征嵌入表面级电介质层中，其表面光洁度从表面电介质的顶表面突出，用于组装而无阻焊，具有焊接连接点的IC芯片。 制造封装衬底以实现多级跟踪路由，每个跟踪路由级别能够减少最小迹线宽度和间距。

公开(公告)号：WO2012129153A2

公开(公告)日：2012-09-27

申请号：PCT/US2012/029617

申请日：2012-03-19

Applicant: INTEL CORPORATION ,  HU, Chuan ,  LIFF, Shawna M. ,  CLEMONS, Gregory S.

Inventor： HU, Chuan ,  LIFF, Shawna M. ,  CLEMONS, Gregory S.

IPC: H01L23/488 ,  H01L21/60

CPC classification number: H01L24/17 ,  H01L21/563 ,  H01L23/3121 ,  H01L23/3142 ,  H01L23/49816 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/81 ,  H01L2224/10126 ,  H01L2224/10135 ,  H01L2224/10156 ,  H01L2224/1131 ,  H01L2224/11332 ,  H01L2224/11334 ,  H01L2224/11849 ,  H01L2224/13021 ,  H01L2224/13111 ,  H01L2224/16111 ,  H01L2224/16113 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/1624 ,  H01L2224/2929 ,  H01L2224/73103 ,  H01L2224/73104 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/81139 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/81203 ,  H01L2224/81424 ,  H01L2224/81439 ,  H01L2224/81447 ,  H01L2224/81455 ,  H01L2224/81805 ,  H01L2224/81815 ,  H01L2224/83192 ,  H01L2924/00011 ,  H01L2924/00012 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/0665 ,  H05K1/181 ,  H01L2924/01083 ,  H01L2924/00014

Abstract: The present disclosure relates to the field of fabricating microelectronic packages, wherein cavities are formed in a dielectric layer deposited on a first substrate to maintain separation between soldered interconnections. In one embodiment, the cavities may have sloped sidewalls. In another embodiment, a solder paste may be deposited in the cavities and upon heating solder structures may be formed. In other embodiments, the solder structures may be placed in the cavities or may be formed on a second substrate to which the first substrate may be connected. In still other embodiments, solder structures may be formed on both the first substrate and a second substrate. The solder structures may be used to form solder interconnects by contact and reflow with either contact lands or solder structures on a second substrate.

Abstract translation: 本公开涉及制造微电子封装的领域，其中在沉积在第一基板上的电介质层中形成空腔以保持焊接互连之间的分离。 在一个实施例中，空腔可以具有倾斜的侧壁。 在另一个实施例中，焊膏可以沉积在空腔中，并且在加热时可以形成焊料结构。 在其它实施例中，焊料结构可以放置在空腔中，或者可以形成在可以连接第一衬底的第二衬底上。 在其它实施例中，可以在第一基板和第二基板上形成焊料结构。 焊料结构可以用于通过与第二衬底上的接触焊盘或焊料结构的接触和回流来形成焊料互连。