公开(公告)号：WO2003049178A2

公开(公告)日：2003-06-12

申请号：PCT/US2002/036459

申请日：2002-11-13

Applicant: MOTOROLA, INC.

Inventor： MERCADO, Lei, L. ,  SARIHAN, Vijay ,  CHUNG, Young, Sir ,  WANG, James, Jen-Ho ,  PRACK, Edward, R.

IPC: H01L21/60

CPC classification number: H01L24/12 ,  H01L23/3171 ,  H01L23/3192 ,  H01L23/5329 ,  H01L24/05 ,  H01L24/11 ,  H01L24/48 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05082 ,  H01L2224/05599 ,  H01L2224/05609 ,  H01L2224/05611 ,  H01L2224/05618 ,  H01L2224/05623 ,  H01L2224/05644 ,  H01L2224/0566 ,  H01L2224/05664 ,  H01L2224/05666 ,  H01L2224/0567 ,  H01L2224/05671 ,  H01L2224/05679 ,  H01L2224/1147 ,  H01L2224/13099 ,  H01L2224/1411 ,  H01L2224/48091 ,  H01L2224/48463 ,  H01L2224/85207 ,  H01L2224/85399 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01039 ,  H01L2924/0104 ,  H01L2924/01041 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01056 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/04941 ,  H01L2924/05042 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30107 ,  H01L2224/45099 ,  H01L2924/00

Abstract: In accordance with one embodiment, a stress buffer (40) is formed between a power metal structure (90) and passivation layer (30). The stress buffer (40) reduces the effects of stress imparted upon the passivation layer (30) by the power metal structure (90). In accordance with an alternative embodiment, a power metal structure (130A) is partitioned into segments (1091), whereby electrical continuity is maintained between the segments (1090) by remaining portions of a seed layer (1052) and adhesion/barrier layer (1050). The individual segments (1090) impart a lower peak stress than a comparably sized continuous power metal structure (9).

Abstract translation: 根据一个实施例，应力缓冲器40形成在功率金属结构90和钝化层30之间。应力缓冲器40减少由功率金属结构90施加在钝化层30上的应力的影响。根据替代方案 功率金属结构130A被分割成段1091，从而通过种子层1052和粘附/阻挡层1050的剩余部分在段1090之间保持电连续性。单个区段1090赋予比相对大小的较低峰值应力 连续动力金属结构9。

公开(公告)号：WO2002078080A1

公开(公告)日：2002-10-03

申请号：PCT/IB2002/000486

申请日：2002-02-18

Applicant: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Inventor： SCHOBER, Joachim, H. ,  TOTH, Marcus

IPC: H01L21/607

CPC classification number: H01L24/85 ,  H01L23/3121 ,  H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/04042 ,  H01L2224/05144 ,  H01L2224/05611 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/32225 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48471 ,  H01L2224/48479 ,  H01L2224/48611 ,  H01L2224/48639 ,  H01L2224/48644 ,  H01L2224/73265 ,  H01L2224/85 ,  H01L2224/92247 ,  H01L2924/00014 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/078 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/4554

Abstract: In a data carrier (1) with a chip module (3), the chip (5) of the chip module (3) is provided, in the region of its chip connecting layers (8), with a respective wire connecting means which is formed by a flat metal layer (10) and whereto an end (13), bonded in a wedge-shape fashion, of a bond wire (11) is connected.

Abstract translation: 在具有芯片模块（3）的数据载体（1）中，芯片模块（3）的芯片（5）在其芯片连接层（8）的区域中设置有相应的导线连接装置 由平坦金属层（10）形成，并且连接有接合线（11）的以楔形方式接合的端部（13）。

公开(公告)号：WO1998022979A1

公开(公告)日：1998-05-28

申请号：PCT/US1997018157

申请日：1997-09-30

Applicant: MCNC ,  MIS, Joseph, Daniel

Inventor： MCNC

IPC: H01L21/48

CPC classification number: H01L24/12 ,  H01L24/11 ,  H01L2224/0231 ,  H01L2224/0401 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/05575 ,  H01L2224/05611 ,  H01L2224/05616 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05671 ,  H01L2224/13008 ,  H01L2224/13099 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01049 ,  H01L2924/01057 ,  H01L2924/01061 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  Y10T428/1259 ,  H01L2924/00014 ,  H01L2924/013 ,  H01L2924/0105

Abstract: Method for forming a solder bump (42) on a substrate (35) include the steps of forming an under bump metallurgy layer (36) on a substrate, forming a solder bump on the under bump metallurgy layer, and forming an intermetallic portion (33) of the under bump metallurgy layer adjacent the solder bump. In particular, the solder bump has a predetermined shape and this predetermined shape is retained while forming the intermetallic portion of the under bump metallurgy layer. This predetermined shape preferably has a flat surface opposite the substrate thus providing a uniform thickness of solder during the formation of the intermetallic portion. Related structures are also disclosed.

Abstract translation: 在基板（35）上形成焊料凸块（42）的方法包括以下步骤：在衬底上形成凸块下金属层（36），在凸块下金属层上形成焊料凸块，并形成金属间部分（33 ）邻近焊料凸块的凸块下金属层。 特别地，焊料凸块具有预定的形状，并且在形成凸块下金属层的金属间部分的同时保留该预定形状。 该预定形状优选地具有与衬底相对的平坦表面，从而在形成金属间部分期间提供均匀的焊料厚度。 还公开了相关结构。

公开(公告)号：WO2014209404A1

公开(公告)日：2014-12-31

申请号：PCT/US2013/048792

申请日：2013-06-29

Applicant: INTEL CORPORATION

Inventor： LEE, Kevin J. ,  JEONG, James Y. ,  CHANG, Hsiao-Kang ,  MUIRHEAD, John ,  TELANG, Adwait ,  PURI, Puneesh ,  KANG, Jiho ,  PATEL, Nitin M.

IPC: H01L21/768 ,  H01L21/28 ,  H01L23/48

CPC classification number: H01L23/5384 ,  H01L21/6835 ,  H01L21/76831 ,  H01L21/76843 ,  H01L21/76871 ,  H01L21/76898 ,  H01L23/3171 ,  H01L23/481 ,  H01L23/564 ,  H01L24/02 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2224/02311 ,  H01L2224/02313 ,  H01L2224/02331 ,  H01L2224/02372 ,  H01L2224/0239 ,  H01L2224/03424 ,  H01L2224/03464 ,  H01L2224/03823 ,  H01L2224/03825 ,  H01L2224/0391 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/05073 ,  H01L2224/0508 ,  H01L2224/05082 ,  H01L2224/05083 ,  H01L2224/05084 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05157 ,  H01L2224/05164 ,  H01L2224/05548 ,  H01L2224/05611 ,  H01L2224/05644 ,  H01L2224/11002 ,  H01L2224/11334 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/116 ,  H01L2224/11823 ,  H01L2224/11825 ,  H01L2224/131 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/13116 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13562 ,  H01L2224/13582 ,  H01L2224/13583 ,  H01L2224/13611 ,  H01L2224/13616 ,  H01L2224/13644 ,  H01L2224/13647 ,  H01L2224/13655 ,  H01L2224/13657 ,  H01L2224/13664 ,  H01L2224/16145 ,  H01L2924/13091 ,  H01L2924/381 ,  H01L2924/00 ,  H01L2924/01022 ,  H01L2924/01073 ,  H01L2924/04953 ,  H01L2924/04941 ,  H01L2924/01029 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/01015 ,  H01L2924/01074 ,  H01L2924/0105 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/014

Abstract: A 3D interconnect structure and method of manufacture are described in which metal redistribution layers (RDLs) are integrated with through-silicon vias (TSVs) and using a "plate through resist" type process flow. A silicon nitride or silicon carbide passivation layer may be provided between the thinned device wafer back side and the RDLs to provide a hermetic barrier and polish stop layer during the process flow.

Abstract translation: 描述了三维互连结构和制造方法，其中金属再分布层（RDL）与硅通孔（TSV）集成并且使用“平板通过抗蚀剂”型工艺流程。 氮化硅或碳化硅钝化层可以设置在薄化的器件晶片背面和RDL之间，以在工艺流程期间提供密封屏障和抛光停止层。

公开(公告)号：WO2013125086A1

公开(公告)日：2013-08-29

申请号：PCT/JP2012/075412

申请日：2012-10-01

Applicant: 日立化成株式会社

Inventor： 本田　一尊 ,  永井　朗 ,  佐藤　慎

IPC: H01L21/52 ,  B23K35/363 ,  C08L63/00 ,  H01L21/60 ,  H01L23/29 ,  H01L23/31

CPC classification number: C09J11/06 ,  B23K35/3613 ,  B23K35/3618 ,  B23K35/362 ,  C08K5/092 ,  C09J163/00 ,  H01L21/563 ,  H01L23/295 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L24/94 ,  H01L25/0657 ,  H01L2224/03825 ,  H01L2224/0401 ,  H01L2224/051 ,  H01L2224/05111 ,  H01L2224/05116 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05575 ,  H01L2224/0558 ,  H01L2224/056 ,  H01L2224/05611 ,  H01L2224/05616 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/11825 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13575 ,  H01L2224/1358 ,  H01L2224/136 ,  H01L2224/13611 ,  H01L2224/13639 ,  H01L2224/13644 ,  H01L2224/13647 ,  H01L2224/13655 ,  H01L2224/16145 ,  H01L2224/16148 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/17181 ,  H01L2224/271 ,  H01L2224/27416 ,  H01L2224/27436 ,  H01L2224/27848 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29386 ,  H01L2224/29387 ,  H01L2224/2939 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/33181 ,  H01L2224/73104 ,  H01L2224/81011 ,  H01L2224/81121 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/81203 ,  H01L2224/8121 ,  H01L2224/81815 ,  H01L2224/81895 ,  H01L2224/81907 ,  H01L2224/831 ,  H01L2224/83191 ,  H01L2224/83203 ,  H01L2224/83855 ,  H01L2224/83862 ,  H01L2224/9205 ,  H01L2224/92122 ,  H01L2224/92125 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/0665 ,  H01L2924/07802 ,  H01L2924/10253 ,  H05K3/305 ,  H05K3/3436 ,  H05K2201/0367 ,  H05K2201/10977 ,  Y02P70/613 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2224/8385 ,  H01L2924/00 ,  C08L63/00 ,  H01L2224/27 ,  H01L2924/01047 ,  H01L2924/01082 ,  H01L2924/01083 ,  H01L2924/01029 ,  H01L2224/11 ,  H01L2924/0001

Abstract: 　エポキシ樹脂、硬化剤及び下記式（１）で表される基を有する化合物を含有する、半導体用接着剤。［式中、Ｒ １ は、電子供与性基を示す。］

Abstract translation: 提供一种含有环氧树脂，固化剂和具有式（1）所示基团的化合物的半导体粘合剂。 [式中，R1表示给电子基团]

公开(公告)号：WO2013015304A1

公开(公告)日：2013-01-31

申请号：PCT/JP2012/068800

申请日：2012-07-25

Applicant: 積水化学工業株式会社 ,  西岡 敬三 ,  大塚 真弘

Inventor： 西岡　敬三 ,  大塚　真弘

IPC: H01B5/00 ,  H01B1/20 ,  H01B5/16 ,  H01L21/60 ,  H01R11/01

CPC classification number: H01R4/04 ,  H01B1/22 ,  H01L24/29 ,  H01L24/32 ,  H01L24/83 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/05611 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/0568 ,  H01L2224/05684 ,  H01L2224/2929 ,  H01L2224/294 ,  H01L2224/29455 ,  H01L2224/29484 ,  H01L2224/29499 ,  H01L2224/32225 ,  H01L2224/83851 ,  H01L2224/83855 ,  H01L2924/00014 ,  H01L2924/15788 ,  H01L2924/01005 ,  H01L2224/05552 ,  H01L2924/00

Abstract: 　複数の導電性粒子が凝集するのを抑制でき、更に電極間の接続に用いた場合に電極間の接続抵抗を低くすることができる導電性粒子、並びに該導電性粒子を用いた導電材料を提供する。　本発明に係る導電性粒子１は、基材粒子２と、基材粒子２の表面上に配置されており、かつニッケルと、ボロンと、タングステン及びモリブデンの内の少なくとも１種の金属成分とを含む導電層３とを有する。本発明に係る導電材料は、導電性粒子１と、バインダー樹脂とを含む。

Abstract translation: 提供：能够抑制多个导电粒子的聚集的导电粒子，并且当在电极之间的连接中使用时减小电极之间的连接电阻; 以及使用该导电粒子的导电材料。 这些导电颗粒（1）具有基板颗粒（2）和设置在基板颗粒（2）的表面上并且包括至少一种选自以下的金属组分的导电层（3）：镍，硼，钨 和钼。 该导电材料包括导电颗粒（1）和粘合剂树脂。

公开(公告)号：WO2009088659A3

公开(公告)日：2009-09-03

申请号：PCT/US2008086920

申请日：2008-12-16

Applicant: FREESCALE SEMICONDUCTOR INC ,  MATHEW VARUGHESE ,  ACOSTA EDDIE ,  CHATTERJEE RITWIK ,  GARCIA SAM S

Inventor： MATHEW VARUGHESE ,  ACOSTA EDDIE ,  CHATTERJEE RITWIK ,  GARCIA SAM S

IPC: H01L23/48 ,  H01L21/60

CPC classification number: H01L24/11 ,  H01L24/81 ,  H01L2224/05001 ,  H01L2224/05026 ,  H01L2224/05027 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05572 ,  H01L2224/05611 ,  H01L2224/13099 ,  H01L2224/13111 ,  H01L2224/16 ,  H01L2224/81208 ,  H01L2224/81801 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/00014

Abstract: A method forms a micropad (30, 70, 42) to an external contact (14, 54, 78) of a first semiconductor device (12, 52, 74). A stud (20, 24, 66, 88, 82) of copper is formed over the external contact. The stud extends above a surface of the first semiconductor device. The stud of copper is immersed in a solution of tin. The tin (28) replaces at least 95 percent of the copper of the stud and preferably more than 99 percent. The result is a tin micropad that has less than 5 percent copper by weight. Since the micropad is substantially pure tin, intermetallic bonds will not form during the time while the micropads of the first semiconductor device are not bonded. Smaller micropad dimensions result since intermetallic bonds do not form. When the first semiconductor device is bonded to an overlying second semiconductor device, the bond dimensions do not significantly increase the height of stacked chips.

Abstract translation: 一种方法形成到第一半导体器件（12,52,74）的外部接触（14,54,78）的微突起（30,70,42）。 在外部触点上方形成铜钉（20,24,36,88,82）。 螺柱在第一半导体器件的表面之上延伸。 将铜柱浸入锡溶液中。 锡（28）代替至少95％的螺柱铜，优选超过99％。 结果是具有小于5重量％的铜的锡微粉末。 由于微电极基本上是纯锡，所以在第一半导体器件的微型焊盘未被接合的时间内，金属间键不会形成。 因为不形成金属间键，因此产生较小的微尺寸尺寸。 当第一半导体器件结合到上覆的第二半导体器件时，焊接尺寸不会显着增加堆叠芯片的高度。

公开(公告)号：WO2009003435A1

公开(公告)日：2009-01-08

申请号：PCT/DE2008/000776

申请日：2008-05-07

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH ,  FISCHER, Helmut ,  EISSLER, Dieter ,  HEINDL, Alexander

Inventor： FISCHER, Helmut ,  EISSLER, Dieter ,  HEINDL, Alexander

IPC: H01L33/00 ,  H01L21/78 ,  H01L21/68

CPC classification number: H01L25/0753 ,  H01L21/561 ,  H01L21/563 ,  H01L21/6835 ,  H01L23/3114 ,  H01L24/12 ,  H01L24/81 ,  H01L24/83 ,  H01L24/90 ,  H01L24/95 ,  H01L24/97 ,  H01L33/0079 ,  H01L33/22 ,  H01L33/382 ,  H01L33/44 ,  H01L2221/68322 ,  H01L2221/68354 ,  H01L2221/68363 ,  H01L2221/68377 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/05611 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/05669 ,  H01L2224/13111 ,  H01L2224/13124 ,  H01L2224/13144 ,  H01L2224/13155 ,  H01L2224/13169 ,  H01L2224/16225 ,  H01L2224/29144 ,  H01L2224/2919 ,  H01L2224/81001 ,  H01L2224/81801 ,  H01L2224/83851 ,  H01L2224/90 ,  H01L2224/97 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/10158 ,  H01L2924/10329 ,  H01L2924/12041 ,  H01L2924/181 ,  H01L2924/01032 ,  H01L2924/0105 ,  H01L2224/81 ,  H01L2924/00014 ,  H01L2924/00

Abstract: Es wird ein Verfahren zur Herstellung von optoelektronischen Bauelementen (1) angegeben, bei dem eine Mehrzahl von Halbleiterkörpern (2) mit jeweils einer Halbleiterschichtenfolge bereitgestellt wird. Weiterhin wird ein Bauelementträgerverbund (30) mit einer Mehrzahl von Anschlussflächen (35) bereitgestellt. Die Halbleiterkörper (2) werden relativ zum Bauelementträgerverbund (30) positioniert. Zwischen den Anschlussflächen (35) und den zugeordneten Halbleiterkörpern (2) wird eine elektrisch leitende Verbindung hergestellt und die Halbleiterkörper werden an dem Bauelementträgerverbund (30) befestigt. Die optoelektronischen Bauelemente (2) werden fertig gestellt, wobei für jedes optoelektronische Bauelement (1) ein Bauelementträger (3) aus dem Bauelementträgerverbund (30), auf dem die Halbleiterkörper (2) befestigt sind, ausgebildet wird. Ferner wird ein optoelektronisches Bauelement angegeben.

Abstract translation: 提供了一种用于生产光电元件（1）的，其中多个在每种情况下的半导体层序列设置有半导体本体（2）的。 此外，具有多个焊盘（35）的一个组件承载组件（30）设置。 该半导体主体（2）相对于所述分量载波组件（30）被定位。 连接面（35）和所分配的半导体本体（2）之间被制备，导电性化合物和半导体本体被紧固到部件载体复合物（30）。 光电子器件（2）完成，其中，对于每个光电部件（1）的分量载波（3）从在其上形成所述半导体主体（2）所连接的分量载波组件（30）。 此外，光电元件中指定。

公开(公告)号：WO2008109457A1

公开(公告)日：2008-09-12

申请号：PCT/US2008/055528

申请日：2008-02-29

Applicant: MICRON TECHNOLOGY, INC. ,  FARNWORTH, Warren, M.

Inventor： FARNWORTH, Warren, M.

IPC: H01L21/56 ,  H01L21/78 ,  H01L23/31

CPC classification number: H01L21/561 ,  H01L21/78 ,  H01L23/3157 ,  H01L2224/0554 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/05611 ,  H01L2224/05618 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/05669 ,  H01L2224/16 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/013 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: Packaged semiconductor components and methods for manufacturing packaged semiconductor components. In one embodiment a semiconductor component (100) comprises a die (20) having a semiconductor substrate (12) and an integrated circuit (26). The substrate has a first side (14), a second side (17), a sidewall between the first and second sides, a first indentation (21a) at the sidewall around a periphery of the first side, and a second indentation (21b) at the sidewall around a periphery of the second side. The component further includes a first exterior cover (51) at the first side and a second exterior cover (71) at the second side. The first exterior cover has a first extension (54) in the first indentation, and the second exterior cover has a second extension (74) in the second indentation. The first and second extensions are spaced apart from each other by an exposed portion (23) of the sidewall.

Abstract translation: 封装半导体元件和制造封装半导体元件的方法。 在一个实施例中，半导体部件（100）包括具有半导体衬底（12）和集成电路（26）的管芯（20）。 衬底具有第一侧面（14），第二侧面（17），第一和第二侧面之间的侧壁，在第一侧周围的侧壁处的第一凹部（21a）和第二凹部（21b） 在第二侧周围的侧壁处。 该部件还包括在第一侧的第一外盖（51）和在第二侧的第二外盖（71）。 第一外盖在第一压痕中具有第一延伸部（54），第二外盖在第二压痕中具有第二延伸部（74）。 第一和第二延伸部通过侧壁的暴露部分（23）彼此间隔开。

公开(公告)号：WO2008108413A1

公开(公告)日：2008-09-12

申请号：PCT/JP2008/053976

申请日：2008-03-05

Applicant: 京セラ株式会社 ,  石井 格

Inventor： 石井 格

IPC: H01L23/02 ,  H01L21/60

CPC classification number: H01L24/13 ,  B81C1/00269 ,  B81C2203/0109 ,  B81C2203/019 ,  H01L23/10 ,  H01L24/11 ,  H01L24/81 ,  H01L2224/05144 ,  H01L2224/05155 ,  H01L2224/05164 ,  H01L2224/05166 ,  H01L2224/05169 ,  H01L2224/05171 ,  H01L2224/05184 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/0558 ,  H01L2224/05611 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/05666 ,  H01L2224/05669 ,  H01L2224/05671 ,  H01L2224/05684 ,  H01L2224/11849 ,  H01L2224/13099 ,  H01L2224/13211 ,  H01L2224/13339 ,  H01L2224/13347 ,  H01L2224/13355 ,  H01L2224/1339 ,  H01L2224/16 ,  H01L2224/29111 ,  H01L2224/29211 ,  H01L2224/29339 ,  H01L2224/29347 ,  H01L2224/29355 ,  H01L2224/2939 ,  H01L2224/294 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01025 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01068 ,  H01L2924/01072 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/3011 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 　本発明は、微小構造体装置の製造方法に関する。第２基板３の表面上に、ロウ材からなるボールと金属ボールとを含むペーストを塗布する塗布ステップと、ペーストを、ロウ材からなるボールの融点以上であって、かつ該ロウ材からなるボールおよび金属ボールにそれぞれ含まれる材料の化合物を介して金属ボール同士が連結される温度未満の温度に加熱する加熱ステップと、ペーストに第１基板２の表面を接触させて、第１基板と第２基板とを熱圧着し、第１基板および第２基板を、化合物と金属ボールとを介して接続する熱圧着ステップとを備えてなる。

Abstract translation: 公开了一种微结构装置的制造方法。该方法包括以下步骤：将含有由蜡质材料和金属球构成的球的糊状物施加到第二基板（3）的表面上的施加步骤; 加热步骤，用于将糊状物加热到由蜡质材料构成的球的熔融温度以上的温度，并且低于金属球通过形成的化合物形成的化合物彼此结合的温度 包含在由蜡质材料和包含金属球的材料组成的球中的材料; 以及热压缩步骤，用于在使糊状物与第一基板（2）的表面接触的同时热压第一基板（2）和第二基板（3），从而将第一基板（2）连接到第二基板 3）通过化合物和金属球。