公开(公告)号：US20150311180A1

公开(公告)日：2015-10-29

申请号：US14791287

申请日：2015-07-03

申请人： Won Kyoung Choi ,  Pandi Chelvam Marimuthu

发明人： Won Kyoung Choi ,  Pandi Chelvam Marimuthu

IPC分类号： H01L23/00 ,  H01L21/78 ,  H01L23/528 ,  H01L23/48

CPC分类号： H01L24/94 ,  H01L21/6835 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/481 ,  H01L23/528 ,  H01L24/03 ,  H01L24/11 ,  H01L24/26 ,  H01L24/27 ,  H01L24/29 ,  H01L24/83 ,  H01L2221/68318 ,  H01L2221/68327 ,  H01L2221/68381 ,  H01L2224/03002 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/06181 ,  H01L2224/13025 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/27848 ,  H01L2224/29187 ,  H01L2224/8389 ,  H01L2224/94 ,  H01L2924/05432 ,  H01L2924/05442 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/20106 ,  H01L2224/11 ,  H01L2224/03 ,  H01L2924/014

摘要： A system and method of manufacture of an integrated circuit system includes: a die having a via, the die having a top side and a bottom side; a top interconnect mounted to the via at the top side; an interconnect pillar mounted to the via at the bottom side; a device interconnect mounted to the interconnect pillar; and a base adhesive covering the interconnect pillar and the device interconnect.

摘要翻译： 一种集成电路系统的制造方法，其特征在于，包括具有通孔的模具，所述模具具有顶侧和底面; 安装在顶侧的通孔的顶部互连; 安装在底面的通孔的互连柱; 安装到所述互连柱的器件互连; 以及覆盖互连柱和器件互连的基底粘合剂。

公开(公告)号：US08951904B2

公开(公告)日：2015-02-10

申请号：US13456145

申请日：2012-04-25

申请人： Yaojian Lin ,  Pandi Chelvam Marimuthu

发明人： Yaojian Lin ,  Pandi Chelvam Marimuthu

IPC分类号： H01L23/488 ,  H01L23/525 ,  H01L23/00 ,  H01L23/522 ,  H01L23/532

CPC分类号： H01L23/525 ,  H01L23/5227 ,  H01L23/53223 ,  H01L23/53238 ,  H01L24/11 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05026 ,  H01L2224/05027 ,  H01L2224/0508 ,  H01L2224/05111 ,  H01L2224/05124 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05181 ,  H01L2224/05571 ,  H01L2224/05647 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2924/00014

摘要： An integrated circuit package system including: providing an integrated circuit die, forming a first layer over the integrated circuit die, forming a bridge on and in the first layer, forming a second layer on the first layer, and forming bump pads on and in the second layer, the bump pads connected to ends of the bridge.

摘要翻译： 一种集成电路封装系统，包括：提供集成电路管芯，在所述集成电路管芯上形成第一层，在所述第一层上并在所述第一层中形成桥，在所述第一层上形成第二层，以及在所述第一层上形成凸块 第二层，凸块连接到桥的端部。

公开(公告)号：US20130249101A1

公开(公告)日：2013-09-26

申请号：US13477982

申请日：2012-05-22

申请人： Yaojian Lin ,  Pandi Chelvam Marimuthu ,  Kang Chen ,  Yu Gu

发明人： Yaojian Lin ,  Pandi Chelvam Marimuthu ,  Kang Chen ,  Yu Gu

IPC分类号： H01L21/60 ,  H01L23/48 ,  H01L21/56

CPC分类号： H01L23/3121 ,  H01L21/486 ,  H01L21/561 ,  H01L21/563 ,  H01L21/565 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49833 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L24/96 ,  H01L24/97 ,  H01L25/105 ,  H01L2224/12105 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/1023 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/01322 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/3511 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

摘要： A semiconductor device has a carrier with a die attach area. A semiconductor die is mounted to the die attach area with a back surface opposite the carrier. A modular interconnect unit is mounted over the carrier and around or in a peripheral region around the semiconductor die such that the modular interconnect unit is offset from the back surface of the semiconductor die. An encapsulant is deposited over the carrier, semiconductor die, and modular interconnect unit. A first portion of the encapsulant is removed to expose the semiconductor die and a second portion is removed to expose the modular interconnect unit. The carrier is removed. An interconnect structure is formed over the semiconductor die and modular interconnect unit. The modular interconnect unit includes a vertical interconnect structures or bumps through the semiconductor device. The modular interconnect unit forms part of an interlocking pattern around the semiconductor die.

摘要翻译： 半导体器件具有带有裸片附着区域的载体。 半导体管芯安装到具有与载体相对的后表面的管芯附着区域。 模块化互连单元安装在载体上并且围绕半导体管芯周围或周围区域安装，使得模块化互连单元偏离半导体管芯的后表面。 密封剂沉积在载体，半导体管芯和模块化互连单元上。 去除密封剂的第一部分以暴露半导体管芯，并且移除第二部分以露出模块化互连单元。 载体被移除。 在半导体管芯和模块化互连单元上形成互连结构。 模块化互连单元包括通过半导体器件的垂直互连结构或凸块。 模块化互连单元形成围绕半导体管芯的互锁图案的一部分。

公开(公告)号：US08399306B2

公开(公告)日：2013-03-19

申请号：US13071760

申请日：2011-03-25

申请人： JunMo Koo ,  Pandi Chelvam Marimuthu ,  Jae Hun Ku ,  Jose Alvin Caparas ,  Shariff Dzafir

发明人： JunMo Koo ,  Pandi Chelvam Marimuthu ,  Jae Hun Ku ,  Jose Alvin Caparas ,  Shariff Dzafir

IPC分类号： H01L21/00

CPC分类号： H01L23/49816 ,  H01L21/561 ,  H01L23/147 ,  H01L23/3128 ,  H01L23/49827 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/97 ,  H01L2225/1023 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2224/81 ,  H01L2924/00012 ,  H01L2924/00

摘要： A method of manufacture of an integrated circuit packaging system includes: forming a substrate having a redistribution line thereon; mounting an integrated circuit to the substrate; and molding a transparent encapsulation over the substrate covering the integrated circuit and the redistribution line and the integrated circuit seen through the transparent encapsulation.

摘要翻译： 一种集成电路封装系统的制造方法，包括：在其上形成具有再分布线的基板; 将集成电路安装到基板上; 以及在覆盖集成电路的衬底和通过透明封装看到的再分配线和集成电路上模制透明封装。

公开(公告)号：US20120205813A1

公开(公告)日：2012-08-16

申请号：US13456145

申请日：2012-04-25

申请人： Yaojian Lin ,  Pandi Chelvam Marimuthu

发明人： Yaojian Lin ,  Pandi Chelvam Marimuthu

IPC分类号： H01L23/488 ,  H01L21/768

CPC分类号： H01L23/525 ,  H01L23/5227 ,  H01L23/53223 ,  H01L23/53238 ,  H01L24/11 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05026 ,  H01L2224/05027 ,  H01L2224/0508 ,  H01L2224/05111 ,  H01L2224/05124 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05181 ,  H01L2224/05571 ,  H01L2224/05647 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2924/00014

摘要： An integrated circuit package system including: providing an integrated circuit die, forming a first layer over the integrated circuit die, forming a bridge on and in the first layer, forming a second layer on the first layer, and forming bump pads on and in the second layer, the bump pads connected to ends of the bridge.

摘要翻译： 一种集成电路封装系统，包括：提供集成电路管芯，在所述集成电路管芯上形成第一层，在所述第一层上并在所述第一层中形成桥，在所述第一层上形成第二层，以及在所述第一层上形成凸块 第二层，凸块连接到桥的端部。

公开(公告)号：US08188590B2

公开(公告)日：2012-05-29

申请号：US11843649

申请日：2007-08-23

申请人： Yaojin Lin ,  Pandi Chelvam Marimuthu

发明人： Yaojin Lin ,  Pandi Chelvam Marimuthu

IPC分类号： H01L23/50

CPC分类号： H01L23/525 ,  H01L23/5227 ,  H01L23/53223 ,  H01L23/53238 ,  H01L24/11 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05026 ,  H01L2224/05027 ,  H01L2224/0508 ,  H01L2224/05111 ,  H01L2224/05124 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05181 ,  H01L2224/05571 ,  H01L2224/05647 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2924/00014

摘要： An integrated circuit package system including: providing an integrated circuit die, forming a first layer over the integrated circuit die, forming a bridge on and in the first layer, forming a second layer on the first layer, and forming bump pads on and in the second layer, the bump pads connected to ends of the bridge.

摘要翻译： 一种集成电路封装系统，包括：提供集成电路管芯，在所述集成电路管芯上形成第一层，在所述第一层上并在所述第一层中形成桥，在所述第一层上形成第二层，以及在所述第一层上形成凸块 第二层，凸块连接到桥的端部。

公开(公告)号：US20110101509A1

公开(公告)日：2011-05-05

申请号：US13004111

申请日：2011-01-11

申请人： Byung Joon Han ,  Nathapong Suthiwongsunthorn ,  Pandi Chelvam Marimuthu ,  Kock Liang Heng

发明人： Byung Joon Han ,  Nathapong Suthiwongsunthorn ,  Pandi Chelvam Marimuthu ,  Kock Liang Heng

IPC分类号： H01L23/552 ,  H01L23/48

CPC分类号： H01L23/147 ,  H01L21/563 ,  H01L23/49822 ,  H01L23/552 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2924/00014 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/09701 ,  H01L2924/15311 ,  H01L2924/16152 ,  H01L2924/19107 ,  H01L2924/3025 ,  H01L2224/05599

摘要： A semiconductor device has a wafer for supporting the device and a conductive layer formed over a top surface of the wafer. A carrier wafer is permanently bonded over the conductive layer. Within the wafer and the carrier wafer, an interconnect structure is formed. The interconnect structure includes a first via formed in the wafer that exposes the conductive layer, a second via formed in the carrier wafer that exposes the conductive layer, a first metal layer deposited over the first via, the first metal layer in electrical contact with the conductive layer, and a second metal layer deposited over the second via, the second metal layer in electrical contact with the conductive layer. First and second insulation layers are deposited over the first and second metal layers respectively. The first or second insulation layer has an etched portion to expose a portion of the first or second metal layer.

摘要翻译： 半导体器件具有用于支撑器件的晶片和形成在晶片顶表面上的导电层。 载体晶片永久地接合在导电层上。 在晶片和载体晶片内形成互连结构。 所述互连结构包括形成在所述晶片中的第一通孔，所述第一通孔暴露所述导电层，形成在所述载体晶片中的暴露所述导电层的第二通孔，沉积在所述第一通孔上的第一金属层，所述第一金属层与所述导电层电接触; 导电层和沉积在第二通孔上的第二金属层，第二金属层与导电层电接触。 第一和第二绝缘层分别沉积在第一和第二金属层上。 第一或第二绝缘层具有蚀刻部分以暴露第一或第二金属层的一部分。

公开(公告)号：US20100244241A1

公开(公告)日：2010-09-30

申请号：US12412279

申请日：2009-03-26

申请人： Pandi Chelvam Marimuthu ,  Shuangwu Huang ,  Nathapong Suthiwongsunthorn

发明人： Pandi Chelvam Marimuthu ,  Shuangwu Huang ,  Nathapong Suthiwongsunthorn

IPC分类号： H01L23/498 ,  H01L21/768 ,  H01L21/50

CPC分类号： H01L21/76898 ,  H01L21/302 ,  H01L21/56 ,  H01L21/561 ,  H01L21/76885 ,  H01L23/3114 ,  H01L23/481 ,  H01L23/49811 ,  H01L24/02 ,  H01L24/04 ,  H01L24/05 ,  H01L24/06 ,  H01L24/10 ,  H01L24/11 ,  H01L24/12 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/48 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/02166 ,  H01L2224/02181 ,  H01L2224/0391 ,  H01L2224/0401 ,  H01L2224/05083 ,  H01L2224/0557 ,  H01L2224/05572 ,  H01L2224/06181 ,  H01L2224/10125 ,  H01L2224/1184 ,  H01L2224/11901 ,  H01L2224/13009 ,  H01L2224/1301 ,  H01L2224/13025 ,  H01L2224/13027 ,  H01L2224/13082 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/1403 ,  H01L2224/14104 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/48 ,  H01L2224/73265 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/1058 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/15174 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/182 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2224/13099 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/05552 ,  H01L2224/11849 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A semiconductor device has a conductive via in a first surface of a substrate. A first interconnect structure is formed over the first surface of the substrate. A first bump is formed over the first interconnect structure. The first bump is formed over or offset from the conductive via. An encapsulant is deposited over the first bump and first interconnect structure. A portion of the encapsulant is removed to expose the first bump. A portion of a second surface of the substrate is removed to expose the conductive via. The encapsulant provides structural support and eliminates the need for a separate carrier wafer when thinning the substrate. A second interconnect structure is formed over the second surface of the substrate. A second bump is formed over the first bump. A plurality of semiconductor devices can be stacked and electrically connected through the conductive via.

摘要翻译： 半导体器件在衬底的第一表面中具有导电通孔。 在衬底的第一表面上形成第一互连结构。 在第一互连结构上形成第一凸点。 第一凸起形成在导电通孔上方或偏离导电通孔。 密封剂沉积在第一凸起和第一互连结构之上。 去除一部分密封剂以露出第一凸块。 去除衬底的第二表面的一部分以暴露导电通孔。 密封剂提供结构支撑，并且在使衬底变薄时不需要单独的载体晶片。 第二互连结构形成在衬底的第二表面上。 在第一凸起上形成第二凸点。 多个半导体器件可以通过导电通孔堆叠并电连接。

公开(公告)号：US20090032975A1

公开(公告)日：2009-02-05

申请号：US12182283

申请日：2008-07-30

申请人： Byung Tai Do ,  Stephen A. Murphy ,  Yaojian Lin ,  Heap Hoe Kuan ,  Pandi Chelvam Marimuthu ,  Hin Hwa Goh

发明人： Byung Tai Do ,  Stephen A. Murphy ,  Yaojian Lin ,  Heap Hoe Kuan ,  Pandi Chelvam Marimuthu ,  Hin Hwa Goh

IPC分类号： H01L23/49 ,  H01L21/44

CPC分类号： H01L24/16 ,  H01L23/3171 ,  H01L23/3192 ,  H01L23/562 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/11 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/85 ,  H01L2224/0231 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05073 ,  H01L2224/05082 ,  H01L2224/05124 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/05187 ,  H01L2224/05552 ,  H01L2224/05569 ,  H01L2224/05611 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/0603 ,  H01L2224/1147 ,  H01L2224/1148 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/13099 ,  H01L2224/1411 ,  H01L2224/45124 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48463 ,  H01L2224/48611 ,  H01L2224/48624 ,  H01L2224/48639 ,  H01L2224/48644 ,  H01L2224/48647 ,  H01L2224/48655 ,  H01L2224/48711 ,  H01L2224/48724 ,  H01L2224/48739 ,  H01L2224/48747 ,  H01L2224/48755 ,  H01L2224/48824 ,  H01L2224/48839 ,  H01L2224/48844 ,  H01L2224/48847 ,  H01L2224/48855 ,  H01L2224/4911 ,  H01L2224/49175 ,  H01L2224/85 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01031 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01083 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/05042 ,  H01L2924/10329 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/00014 ,  H01L2924/01007 ,  H01L2224/48811 ,  H01L2924/00 ,  H01L2224/48744 ,  H01L2924/00012

摘要： A semiconductor wafer contains a plurality of semiconductor die. The wafer has contact pads formed over its surface. A passivation layer is formed over the wafer. A stress buffer layer is formed over the passivation layer. The stress buffer layer is patterned to expose the contact pads. A metal layer is deposited over the stress buffer layer. The metal layer is a common voltage bus for the semiconductor device in electrical contact with the contact pads. An adhesion layer, barrier layer, and seed layer is formed over the wafer in electrical contact with the contact pads. The metal layer is mounted to the seed layer. Solder bumps or other interconnect structures are formed over the metal layer. A second passivation layer is formed over the metal layer. In an alternate embodiment, a wirebondable layer can be deposited over the metal layer and wirebonds connected to the metal layer.

摘要翻译： 半导体晶片包含多个半导体管芯。 晶片具有在其表面上形成的接触垫。 在晶片上形成钝化层。 在钝化层上形成应力缓冲层。 将应力缓冲层图案化以暴露接触焊盘。 金属层沉积在应力缓冲层上。 金属层是用于与接触焊盘电接触的半导体器件的公共电压总线。 在与接触垫电接触的晶片之上形成粘合层，阻挡层和种子层。 金属层安装到种子层。 焊料凸块或其它互连结构形成在金属层上。 在金属层上形成第二钝化层。 在替代实施例中，可以将金属层沉积在金属层上，并且连接到金属层的引线键。

公开(公告)号：US08669637B2

公开(公告)日：2014-03-11

申请号：US11553949

申请日：2006-10-27

申请人： Yaojian Lin ,  Haijing Cao ,  Robert Charles Frye ,  Pandi Chelvam Marimuthu

发明人： Yaojian Lin ,  Haijing Cao ,  Robert Charles Frye ,  Pandi Chelvam Marimuthu

IPC分类号： H01L27/01

CPC分类号： H01L23/66 ,  H01L23/50 ,  H01L2224/05001 ,  H01L2224/05023 ,  H01L2224/05027 ,  H01L2224/05572 ,  H01L2224/05647 ,  H01L2224/05671 ,  H01L2224/13 ,  H01L2924/1305 ,  H01L2924/19011 ,  H01L2924/00 ,  H01L2924/00014

摘要： An integrated passive device system is disclosed including forming a first dielectric layer over a semiconductor substrate, depositing a metal capacitor layer on the first dielectric layer, forming a second dielectric layer over the metal capacitor layer, and depositing a metal layer over the second dielectric layer for forming the integrated capacitor, an integrated resistor, an integrated inductor, or a combination thereof.

摘要翻译： 公开了一种集成的无源器件系统，包括在半导体衬底上形成第一介电层，在第一电介质层上沉积金属电容器层，在金属电容器层上形成第二电介质层，以及在第二电介质层上沉积金属层 用于形成集成电容器，集成电阻器，集成电感器或其组合。