公开(公告)号：WO2007016649A3

公开(公告)日：2009-04-16

申请号：PCT/US2006030217

申请日：2006-08-02

申请人： SATCON TECHNOLOGY CORP

发明人： CASEY LEO FRANCIS

IPC分类号： H01L31/111

CPC分类号： H01L23/3675 ,  H01L23/373 ,  H01L23/3733 ,  H01L23/3735 ,  H01L23/49833 ,  H01L23/5385 ,  H01L24/83 ,  H01L25/115 ,  H01L25/18 ,  H01L2224/131 ,  H01L2224/13109 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13169 ,  H01L2224/16225 ,  H01L2224/2518 ,  H01L2224/29076 ,  H01L2224/29144 ,  H01L2224/45124 ,  H01L2224/73253 ,  H01L2224/83801 ,  H01L2224/83805 ,  H01L2924/01019 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01322 ,  H01L2924/10253 ,  H01L2924/10272 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/30107 ,  H01L2924/00 ,  H01L2924/0105 ,  H01L2924/00014

摘要： An electronic semiconductor package is described. The package has a wide band gap electronic semiconductor device requiring heat removal. On one side of the electronic semiconductor device is a first, thermally-conductive, electrically- insulative substrate having a predetermined electrically-conductive wire pattern affixed thereto. On the other side of the electronic semiconductor device is a second, thermally- conductive, electrically-insulative substrate. A heat removal device is mechanically-coupled to the second substrate. The heat removal device is made of a graphite-metal or metal-matrix composite material and a fin array structure of the same material. The coefficients of thermal expansion of the heat removal device and the first and second substrates are matched to minimize internal and external stresses.

摘要翻译： 描述电子半导体封装。 该封装具有需要除热的宽带隙电子半导体器件。 在电子半导体器件的一侧是具有固定到其上的预定导电丝图案的第一导热电绝缘基板。 在电子半导体器件的另一侧是第二导热的电绝缘衬底。 散热装置机械耦合到第二基板。 除热装置由石墨金属或金属基复合材料和相同材料的翅片阵列结构制成。 散热装置与第一和第二基板的热膨胀系数相匹配，以使内部和外部应力最小化。

公开(公告)号：WO2006107507A3

公开(公告)日：2009-04-16

申请号：PCT/US2006008599

申请日：2006-03-10

申请人： SKYWORKS SOLUTIONS INC ,  GAN QING ,  WARREN ROBERT ,  LOBIANCO ANTHONY ,  LIANG STEVE

发明人： GAN QING ,  WARREN ROBERT ,  LOBIANCO ANTHONY ,  LIANG STEVE

IPC分类号： H01L23/10 ,  H01L23/31 ,  H01L23/48

CPC分类号： H01L23/49822 ,  B81C1/00269 ,  H01L21/4857 ,  H01L21/6835 ,  H01L23/49816 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L2221/68327 ,  H01L2221/68345 ,  H01L2224/0401 ,  H01L2224/04026 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/1146 ,  H01L2224/131 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/16235 ,  H01L2224/2746 ,  H01L2224/29011 ,  H01L2224/291 ,  H01L2224/29109 ,  H01L2224/29111 ,  H01L2224/29144 ,  H01L2224/32235 ,  H01L2224/73103 ,  H01L2224/81005 ,  H01L2224/81192 ,  H01L2224/81801 ,  H01L2224/83005 ,  H01L2224/83192 ,  H01L2224/9211 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/04941 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/15151 ,  H01L2924/15159 ,  H01L2924/15184 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2924/01047 ,  H01L2924/01029 ,  H01L2924/0105 ,  H01L2224/81 ,  H01L2224/83

摘要： According to an exemplary embodiment, a wafer level package includes a device wafer including at least one device wafer contact pad and a device, and where the at least one device wafer contact pad is electrically connected to the device. The wafer level package includes a first polymer layer situated over the device wafer. The wafer level package includes at least one passive component situated over the first polymer layer and having a first terminal and a second terminal. The first terminal of the at least one passive component is electrically connected to the at least one device wafer contact pad. The wafer level package includes a second polymer layer situated over the at least one passive component. The wafer level package includes at least one polymer layer contact pad situated over the second polymer layer and electrically connected to the second terminal of the at least one passive component.

摘要翻译： 根据示例性实施例，晶片级封装包括包括至少一个器件晶片接触焊盘和器件的器件晶片，并且其中所述至少一个器件晶片接触焊盘电连接到所述器件。 晶片级封装包括位于器件晶片上方的第一聚合物层。 晶片级封装包括位于第一聚合物层之上并具有第一端子和第二端子的至少一个无源部件。 所述至少一个无源部件的第一端子电连接到所述至少一个器件晶片接触焊盘。 晶片级封装包括位于至少一个无源部件上的第二聚合物层。 晶片级封装包括位于第二聚合物层之上并电连接至至少一个无源元件的第二端子的至少一个聚合物层接触焊盘。

公开(公告)号：WO2009017200A1

公开(公告)日：2009-02-05

申请号：PCT/JP2008/063781

申请日：2008-07-31

申请人： 日立化成工業株式会社 ,  富坂 克彦 ,  小林 宏治 ,  竹田津 潤 ,  有福 征宏 ,  小島 和良 ,  望月 日臣

发明人： 富坂 克彦 ,  小林 宏治 ,  竹田津 潤 ,  有福 征宏 ,  小島 和良 ,  望月 日臣

IPC分类号： H01B1/22 ,  C09J5/00 ,  C09J9/02 ,  C09J11/04 ,  C09J163/00 ,  H01B1/00 ,  H01L21/60 ,  H01R11/01 ,  H05K1/14 ,  H05K3/32 ,  H05K3/36

CPC分类号： H05K3/323 ,  C08K7/16 ,  C08K9/02 ,  C09J9/02 ,  C09J11/04 ,  C09J163/00 ,  H01L24/29 ,  H01L24/83 ,  H01L2224/0554 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/05611 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05664 ,  H01L2224/05666 ,  H01L2224/05669 ,  H01L2224/05671 ,  H01L2224/13016 ,  H01L2224/13144 ,  H01L2224/16 ,  H01L2224/29101 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29339 ,  H01L2224/29347 ,  H01L2224/29355 ,  H01L2224/2939 ,  H01L2224/294 ,  H01L2224/29439 ,  H01L2224/29447 ,  H01L2224/29455 ,  H01L2224/29499 ,  H01L2224/2989 ,  H01L2224/81903 ,  H01L2224/83192 ,  H01L2224/838 ,  H01L2224/83851 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01044 ,  H01L2924/01045 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01076 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/0133 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/0781 ,  H01L2924/07811 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01R4/04 ,  H01R11/01 ,  H01R12/52 ,  H01R13/03 ,  H05K2201/0218 ,  H05K2201/0221 ,  Y10T29/49117 ,  Y10T428/256 ,  H01L2924/01028 ,  H01L2924/01026 ,  H01L2924/3512 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

摘要： 　接着剤組成物１１と導電粒子１２とを含有する回路接続材料１０であって、導電粒子１２は、核体２１上に１又は２以上の金属層２２を備えて成る、突起１４を有する導電粒子１２であり、少なくとも突起１４の表面には金属層２２が形成され、該金属層２２はニッケル又はニッケル合金から構成され、導電粒子１２の２０％圧縮時の圧縮弾性率は、１００～８００ｋｇｆ／ｍｍ ２ である、回路接続材料１０。

摘要翻译： 本发明提供一种包含粘合剂组合物（11）和导电颗粒（12）的电路连接材料（10）。 导电颗粒（12）具有在核（21）上包括一个或至少两个金属层（22）的突起（14）。 金属层（22）至少形成在突起（14）的表面上。 金属层（22）由镍或镍合金形成，并且压缩水平为20％的导电性粒子（12）的压缩弹性模量为100〜800kgf / mm 2。

公开(公告)号：WO2008143675A1

公开(公告)日：2008-11-27

申请号：PCT/US2007/069553

申请日：2007-05-23

申请人： TEXAS INSTRUMENTS INCORPORATED ,  WACHTLER, Kurt, P. ,  CASTRO, Abram, M. ,  GERBER, Mark, A.

发明人： WACHTLER, Kurt, P. ,  CASTRO, Abram, M. ,  GERBER, Mark, A.

IPC分类号： H01L23/48

CPC分类号： H01L25/0657 ,  H01L23/3128 ,  H01L23/481 ,  H01L24/16 ,  H01L24/17 ,  H01L24/29 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/05647 ,  H01L2224/13099 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/73253 ,  H01L2225/06513 ,  H01L2225/0652 ,  H01L2225/06541 ,  H01L2225/06572 ,  H01L2225/06586 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01077 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/078 ,  H01L2924/10252 ,  H01L2924/10253 ,  H01L2924/10271 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/15173 ,  H01L2924/15311 ,  H01L2924/1532 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/3512 ,  H01L2924/00 ,  H01L2224/05552 ,  H01L2924/00014

摘要： A semiconductor system (200) of one or more semiconductor interposers (201 ) with a certain dimension (210), conductive vias (212) extending from the first to the second surface, with terminals and attached non-reflow metal studs (215) at the ends of the vias. A semiconducting interposer surface may include discrete electronic components or an integrated circuit. One or more semiconductor chips (202,203) have a dimension (220,230) narrower than the interposer dimension, and an active surface with terminals and non- reflow metal studs (224,234). One chip is flip-attached to the first interposer surface, and another chip to the second interposer surface, so that the interposer dimension projects over the chip dimension. An insulating substrate (204) has terminals and reflow bodies (242) to connect to the studs of the projecting interposer.

摘要翻译： 具有一定尺寸（210）的一个或多个半导体插入件（201）的半导体系统（200），从第一表面延伸到第二表面的导电通孔（212），端子和附接的非回流金属螺柱（215）在 通孔的末端。 半导体插入器表面可以包括分立的电子部件或集成电路。 一个或多个半导体芯片（202,203）具有比插入件尺寸窄的尺寸（220,230）以及具有端子和非回流金属螺柱（224,234）的有源表面。 一个芯片被翻转连接到第一插入器表面，另一个芯片被转接到第二插入器表面，使得插入器尺寸突出在芯片尺寸上。 绝缘基板（204）具有端子和回流体（242），以连接到突出插入件的螺柱。

公开(公告)号：WO2008120286A1

公开(公告)日：2008-10-09

申请号：PCT/JP2007/053666

申请日：2007-02-27

申请人： 富士通マイクロエレクトロニクス株式会社 ,  永井 孝一

发明人： 永井 孝一

IPC分类号： H01L21/8246 ,  H01L21/312 ,  H01L21/56 ,  H01L27/105

CPC分类号： H01L23/564 ,  H01L21/76826 ,  H01L21/76832 ,  H01L23/3192 ,  H01L24/03 ,  H01L24/05 ,  H01L24/13 ,  H01L27/105 ,  H01L27/11502 ,  H01L27/11507 ,  H01L27/11509 ,  H01L28/55 ,  H01L2224/02166 ,  H01L2224/0401 ,  H01L2224/05554 ,  H01L2224/05558 ,  H01L2224/05572 ,  H01L2224/05599 ,  H01L2224/13022 ,  H01L2224/13144 ,  H01L2224/16 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01018 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0104 ,  H01L2924/01041 ,  H01L2924/01046 ,  H01L2924/0105 ,  H01L2924/01057 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/19041 ,  H01L2924/19043

摘要： 半導体基板上に形成されたトランジスタ層と、トランジスタ層の上方に形成された強誘電体キャパシタ層と、強誘電体キャパシタ層の上方に形成された配線層と、パシベーション膜と、を備える強誘電体キャパシタである。さらに、強誘電体キャパシタ層とパシベーション膜との間に、水分および水素の下層への透過を抑制するバリア膜が少なくとも１層形成され、パシベーション膜はノボラック樹脂を含むことを特徴とする。

摘要翻译： 包括叠加在半导体衬底上的晶体管层，设置在晶体管层之上的强电介质电容层，配置在铁电电容器层上方的布线层和钝化膜的铁电电容器。 此外，在铁电电容器层和钝化膜之间设置至少一层能够抑制水分和氢气渗透到底层中的阻挡膜，并且钝化膜的特征在于含有酚醛清漆树脂。

公开(公告)号：WO2008117513A1

公开(公告)日：2008-10-02

申请号：PCT/JP2008/000428

申请日：2008-03-04

申请人： 松下電器産業株式会社 ,  櫻井大輔 ,  八木能彦

发明人： 櫻井大輔 ,  八木能彦

IPC分类号： H01L21/60

CPC分类号： H01L24/12 ,  B33Y80/00 ,  G03F7/0037 ,  G03F7/0047 ,  H01L24/11 ,  H01L24/16 ,  H01L24/742 ,  H01L24/90 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/11552 ,  H01L2224/11554 ,  H01L2224/11901 ,  H01L2224/13012 ,  H01L2224/13076 ,  H01L2224/13078 ,  H01L2224/1308 ,  H01L2224/13082 ,  H01L2224/13083 ,  H01L2224/13084 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13166 ,  H01L2224/13169 ,  H01L2224/13171 ,  H01L2224/13184 ,  H01L2224/1319 ,  H01L2224/1329 ,  H01L2224/133 ,  H01L2224/16 ,  H01L2224/83192 ,  H01L2224/90 ,  H01L2924/00013 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/01058 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/07811 ,  H01L2924/14 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/3025 ,  Y10T29/49213 ,  H01L2924/00014 ,  H01L2924/0105 ,  H01L2924/01083 ,  H01L2224/13099 ,  H01L2924/00

摘要： 本発明は電子部品の電極面に形成された導電性バンプであって、導電性バンプが、異なる導電フィラー含有率を有する複数の感光性樹脂層よりなる構成を有する。これにより、電極と導電性バンプの接着強度の向上と接続抵抗の低減という相反する機能を備えた導電性バンプを実現できる。

摘要翻译： 公开了一种形成在电子部件的电极表面上的导电凸块。 该导电凸块由具有不同导电填料含量的多个感光性树脂层构成。 因此，该导电凸块能够实现明显的冲突功能，即改善与电极的粘合强度和降低接触电阻。

公开(公告)号：WO2008105589A1

公开(公告)日：2008-09-04

申请号：PCT/KR2008/000816

申请日：2008-02-12

申请人： NEPES CORPORATION ,  PARK, Byung Jin

发明人： PARK, Byung Jin

IPC分类号： H01L21/60

CPC分类号： H01L24/10 ,  H01L24/13 ,  H01L2224/0554 ,  H01L2224/05567 ,  H01L2224/05573 ,  H01L2224/13 ,  H01L2224/1308 ,  H01L2224/13083 ,  H01L2224/13123 ,  H01L2224/13124 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13157 ,  H01L2224/13164 ,  H01L2224/13166 ,  H01L2224/13171 ,  H01L2224/13172 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01025 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/1461 ,  H01L2224/13099 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

摘要： There is provided a bump structure for a semiconductor device, comprising a first metal layer, and a second metal layer electrically connected to the first metal layer so as to be integrally formed with the first metal layer, and electrically connected to electrode pads of the semi¬ conductor device, in which the second metal layer is composed of one or more metals or alloys having the melting point higher than the melting point of the first metal layer or the eutectic temperature of the first metal layer and another substance when the first metal layer makes a fusion reaction to the surface of the another substance. Preferably, the second metal layer may have a thickness greater than that of the first metal layer. The bump structure may further comprise a diffusion prevention layer between the first metal layer and the second metal layer.

摘要翻译： 提供了一种用于半导体器件的凸块结构，包括第一金属层和与第一金属层电连接以与第一金属层一体形成的第二金属层，并且电连接到半导体器件的电极焊盘 导体器件，其中第二金属层由一种或多种熔点高于第一金属层的熔点的金属或合金或第一金属层的共晶温度和另一种物质组成，当第一金属层 对另一种物质的表面进行融合反应。 优选地，第二金属层的厚度可以大于第一金属层的厚度。 凸起结构还可以包括在第一金属层和第二金属层之间的扩散防止层。

公开(公告)号：WO2008104324A1

公开(公告)日：2008-09-04

申请号：PCT/EP2008/001399

申请日：2008-02-22

申请人： WÜRTH ELEKTRONIK GMBH & CO. KG ,  SCHÖNHOLZ, Roland

发明人： SCHÖNHOLZ, Roland

IPC分类号： H01L23/538

CPC分类号： H01L23/5389 ,  H01L23/49855 ,  H01L24/16 ,  H01L24/29 ,  H01L24/83 ,  H01L2224/0554 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/13144 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/83192 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/01068 ,  H01L2924/01079 ,  H05K1/183 ,  H05K1/185 ,  H05K3/305 ,  H05K3/325 ,  H05K2201/0125 ,  Y02P70/613 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

摘要： Es wird ein Verfahren und eine nach dem Verfahren hergestellten Leiterplatte vorgeschlagen. In der Leiterplatte wird von einer ihrer Flachseiten ausgehend eine Kavität gebildet, beispielsweise dadurch, dass mit einem CO2 Laser eine Vertiefung frei gefräst wird. Der Boden der Kavität enthält eine Strukturierung, also Anschlusspads, die zur elektrischen Verbindung dienen. In die Kavität wird ein Chip eingesetzt, der auf seiner dem Boden der Kavität zugewandten Unterseite mit den Anschlusspads der Leiterplatte in Übereinstimmung bringbare Anschlusspads aufweist. Zur Befestigung des Chips in der Kavität wird ein Kleber in die Kavität eingebracht, in den der Chip eingedrückt wird. Beim Aushärten schrumpft der Kleber und presst dadurch die Anschlüsse des Chips gegen die Anschlüsse auf dem Boden der Kavität. Dadurch bildet sich eine feste elektrische und auch mechanische Verbindung zwischen den miteinander in Berührung stehenden Anschlusspads. Zusätzlich wird der Chip durch den Kleber gehalten. Es entsteht eine Leiterplatte mit einem in der Kavität enthaltenen Chip, der nach außen hin vollständig abgedeckt sein kann. Die elektrischen Verbindungen sind in dem Raum zwischen dem Boden der Kavität und dem elektronischen Chip sicher untergebracht.

摘要翻译： 它提出了一种方法和由该方法制造的电路板。 在所述印刷电路板是形成的基础上，例如在CO 2激光其平坦侧面中的一个的腔中，一个凹部自由研磨。 所述空腔的底部包含一个结构化的，即衬垫，其用于电连接。 在空腔中，模具使用具有在其面向所述空腔底部与电路板的连接焊盘的底部可以根据焊盘提出。 用于在空腔中的芯片的附着的粘合剂被引入，其中所述芯片被抑制的空腔中。 在固化时，粘接剂收缩，从而压住所述空腔的底部的端子上的芯片的端子。 由此，形成相互接触的衬垫之间的固定电连接和机械连接。 此外，该芯片通过粘合剂固定。 其结果是在印刷电路板与包括在芯片的空腔，其能够从外部完全覆盖。 的电连接在空腔的底部，所述电子芯片之间的空间中可靠地容纳。

公开(公告)号：WO2008103794A2

公开(公告)日：2008-08-28

申请号：PCT/US2008054524

申请日：2008-02-21

申请人： TEXAS INSTRUMENTS INC ,  ITO CHIZUKO ,  MASUMOTO MUTSUMI

发明人： ITO CHIZUKO ,  MASUMOTO MUTSUMI

IPC分类号： H05K3/10 ,  H01L21/58

CPC分类号： H05K1/111 ,  H01L21/4853 ,  H01L21/563 ,  H01L23/49838 ,  H01L24/81 ,  H01L2224/0401 ,  H01L2224/05552 ,  H01L2224/1148 ,  H01L2224/13144 ,  H01L2224/16 ,  H01L2224/16237 ,  H01L2224/81193 ,  H01L2224/8121 ,  H01L2224/81385 ,  H01L2224/81815 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/15311 ,  H05K3/3452 ,  H05K3/3484 ,  H05K2201/09727 ,  H05K2201/0989 ,  H05K2201/10674 ,  H05K2203/0278 ,  H05K2203/043 ,  Y02P70/611 ,  Y10T29/49151 ,  H01L2924/00012 ,  H01L2924/00

摘要： The objective of the invention is to offer a method for forming a conductive pattern on a substrate (100) and solder protrusions (144) on the conductive pattern. The pitch of the conductive pattern corresponds to the pitch of electrodes on a semiconductor chip.

摘要翻译： 本发明的目的是提供一种用于在衬底（100）上形成导电图案和在导电图案上形成焊料凸起（144）的方法。 导电图案的间距对应于半导体芯片上的电极的间距。

公开(公告)号：WO2008091922A2

公开(公告)日：2008-07-31

申请号：PCT/US2008051755

申请日：2008-01-23

申请人： TEXAS INSTRUMENTS INC ,  ANO KAZUAKI

发明人： ANO KAZUAKI

IPC分类号： H01L23/544 ,  B41F23/04

CPC分类号： B41J3/407 ,  B41M5/38207 ,  H01L23/544 ,  H01L24/48 ,  H01L24/73 ,  H01L2223/54406 ,  H01L2223/54433 ,  H01L2223/54486 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/48472 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/83102 ,  H01L2224/92125 ,  H01L2924/00014 ,  H01L2924/01079 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/05599 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： The package of a semiconductor chip (101) has a surface of optical reflection and color, and is substantially free of indentations; the material (105) of the package may be selected from a group consisting of polymers, molding compound, ceramics, metals, and semiconductors. The surface (105a) includes symbols, which contrast optically with the surface. The symbols include lines of approximately circular vapor-deposited spots (110) of ink particles. The spots have a diameter and a thickness (107) of substantially bell-shaped distribution across the diameter; the spots may also overlap.

摘要翻译： 半导体芯片（101）的封装具有光学反射和颜色的表面，并且基本上没有压痕; 包装材料（105）可以选自聚合物，模塑料，陶瓷，金属和半导体。 表面（105a）包括与表面光学对比的符号。 符号包括油墨颗粒的近似圆形的气相沉积点（110）的线。 斑点具有穿过该直径的大致钟形分布的直径和厚度（107）; 斑点也可能重叠。