公开(公告)号：WO2016204138A1

公开(公告)日：2016-12-22

申请号：PCT/JP2016/067624

申请日：2016-06-14

Applicant: 日鉄住金マイクロメタル株式会社 ,  新日鉄住金マテリアルズ株式会社

Inventor： 山田　隆 ,  小田　大造 ,  榛原　照男 ,  大石　良 ,  齋藤　和之 ,  宇野　智裕

IPC: H01L21/60

CPC classification number: B23K35/0227 ,  B23K35/3013 ,  B23K35/302 ,  B23K2201/40 ,  C22C5/04 ,  C22C9/00 ,  C22C9/04 ,  C22C9/06 ,  H01L24/05 ,  H01L24/43 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/05624 ,  H01L2224/43 ,  H01L2224/4312 ,  H01L2224/43125 ,  H01L2224/4321 ,  H01L2224/4382 ,  H01L2224/43848 ,  H01L2224/43986 ,  H01L2224/45 ,  H01L2224/45005 ,  H01L2224/45015 ,  H01L2224/45105 ,  H01L2224/45109 ,  H01L2224/45111 ,  H01L2224/45113 ,  H01L2224/45118 ,  H01L2224/4512 ,  H01L2224/45147 ,  H01L2224/45155 ,  H01L2224/45169 ,  H01L2224/45173 ,  H01L2224/45178 ,  H01L2224/45541 ,  H01L2224/45565 ,  H01L2224/45572 ,  H01L2224/45644 ,  H01L2224/45664 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/4845 ,  H01L2224/48463 ,  H01L2224/48824 ,  H01L2224/78 ,  H01L2224/78251 ,  H01L2224/85 ,  H01L2224/85065 ,  H01L2224/85075 ,  H01L2224/85203 ,  H01L2224/85444 ,  H01L2224/85464 ,  H01L2924/01005 ,  H01L2924/01012 ,  H01L2924/01015 ,  H01L2924/0102 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01034 ,  H01L2924/01052 ,  H01L2924/01057 ,  H01L2924/0665 ,  H01L2924/0705 ,  H01L2924/10253 ,  H01L2924/186 ,  H01L2924/01028 ,  H01L2924/0103 ,  H01L2924/01045 ,  H01L2924/01049 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/01031 ,  H01L2924/0105 ,  H01L2924/01051 ,  H01L2924/01083 ,  H01L2924/01079 ,  H01L2924/01046 ,  H01L2924/01029 ,  H01L2924/01202 ,  H01L2924/01203 ,  H01L2924/01204 ,  H01L2924/00015 ,  H01L2924/20106 ,  H01L2924/20107 ,  H01L2924/20108 ,  H01L2924/20109 ,  H01L2924/2011 ,  H01L2924/20111 ,  H01L2924/20752 ,  H01L2924/00014 ,  H01L2924/01014 ,  H01L2924/013 ,  H01L2924/00013 ,  H01L2924/20105 ,  H01L2924/01001 ,  H01L2924/01007 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/01027 ,  H01L2924/01047 ,  H01L2924/01013

Abstract: Ｃｕ合金芯材と、前記Ｃｕ合金芯材の表面に形成されたＰｄ被覆層とを有する半導体装置用ボンディングワイヤにおいて、前記ボンディングワイヤが高温環境下における接続信頼性を付与する元素を含み、下記（１）式で定義する耐力比が１．１～１．６であることを特徴とする。　耐力比＝最大耐力／０．２％耐力　（１）

Abstract translation: 提供一种用于半导体器件的接合线，所述接合线具有形成在Cu合金芯的表面上的Cu合金芯和Pd涂层，其特征在于包括在高温环境中赋予连接可靠性的元件 ，其中由式（1）定义的证明应力比为1.1-1.6。 （1）证明应力比=最大应力/ 0.2％屈服应力。

公开(公告)号：WO2012054711A3

公开(公告)日：2012-06-14

申请号：PCT/US2011057069

申请日：2011-10-20

Applicant: MARVELL WORLD TRADE LTD ,  SUTARDJA SEHAT ,  HAN CHUNG CHYUNG ,  LI WEIDAN ,  YU SHUHUA ,  CHENG CHUAN-CHENG ,  WU ALBERT

Inventor： SUTARDJA SEHAT ,  HAN CHUNG CHYUNG ,  LI WEIDAN ,  YU SHUHUA ,  CHENG CHUAN-CHENG ,  WU ALBERT

IPC: H01L23/522 ,  H01L21/98 ,  H01L23/50 ,  H01L23/528 ,  H01L25/065

CPC classification number: H01L21/76885 ,  H01L23/3107 ,  H01L23/5226 ,  H01L23/5286 ,  H01L24/05 ,  H01L24/06 ,  H01L24/16 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L24/85 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/061 ,  H01L2224/16145 ,  H01L2224/16245 ,  H01L2224/45111 ,  H01L2224/45116 ,  H01L2224/45124 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48247 ,  H01L2224/48624 ,  H01L2224/48647 ,  H01L2224/48724 ,  H01L2224/48747 ,  H01L2224/48824 ,  H01L2224/48847 ,  H01L2224/731 ,  H01L2224/85 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10252 ,  H01L2924/10253 ,  H01L2924/10271 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: Embodiments of the present disclosure provide a chip that comprises a base metal layer (102) formed over a first semiconductor die (104) and a first metal layer (110) formed over the base metal layer. The first metal layer includes a plurality of islands (112) configured to route at least one of (i) a ground signal or (ii) a power signal in the chip. The chip further comprises a second metal layer (118) formed over the first metal layer. The second metal layer includes a plurality of islands (120) configured to route at least one of (i) the ground signal or (ii) the power signal in the chip.

Abstract translation: 本公开的实施例提供一种芯片，其包括形成在第一半导体管芯（104）上的基底金属层（102）和形成在基底金属层上的第一金属层（110）。 第一金属层包括配置成路由芯片中的（i）接地信号或（ii）功率信号中的至少一个的多个岛（112）。 芯片还包括形成在第一金属层上的第二金属层（118）。 第二金属层包括多个岛（120），其配置成路由（i）地面信号或（ii）芯片中的功率信号中的至少一个。

公开(公告)号：WO2006138489A2

公开(公告)日：2006-12-28

申请号：PCT/US2006/023361

申请日：2006-06-14

Applicant: CUBIC WAFER, INC. ,  TREZZA, John

Inventor： TREZZA, John

IPC: H01L21/00

CPC classification number: H01L21/76898 ,  H01L23/481 ,  H01L24/11 ,  H01L24/13 ,  H01L24/75 ,  H01L24/81 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05023 ,  H01L2224/05026 ,  H01L2224/05027 ,  H01L2224/0508 ,  H01L2224/05147 ,  H01L2224/05568 ,  H01L2224/05572 ,  H01L2224/05573 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/05666 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/1147 ,  H01L2224/11902 ,  H01L2224/1308 ,  H01L2224/13082 ,  H01L2224/13083 ,  H01L2224/13084 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13166 ,  H01L2224/13184 ,  H01L2224/13609 ,  H01L2224/16 ,  H01L2224/16058 ,  H01L2224/16146 ,  H01L2224/16227 ,  H01L2224/16237 ,  H01L2224/81136 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/81208 ,  H01L2224/81815 ,  H01L2924/00013 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01018 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01025 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01051 ,  H01L2924/01052 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/04953 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/3011 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2224/45111 ,  H01L2224/13099 ,  H01L2924/00

Abstract: A chip unit has a stack of at least two electronic chips stacked one on top of the other, a through-chip connection within the stack, the through chip connection including a bounding material having an inner and outer perimeter, the inner perimeter defining an interior volume longitudinally extending through at least one of the at least two chips and at least partially into another of the at least two chips so as to form a tube extending between the one and the other of the chips, and an amount of working fluid hermetically sealed within the tube, the working fluid having a volume and being at a pressure such that the working fluid and tube will operate as a heat pipe and transfer heat from the stack of chips to the working fluid.

Abstract translation: 芯片单元具有堆叠在一起的另一个的至少两个电子芯片的堆叠，堆叠内的贯穿芯片连接，所述贯穿芯片连接包括具有内部和外部周边的边界材料，所述内部周边限定内部 纵向延伸穿过所述至少两个芯片中的至少一个并且至少部分地进入所述至少两个芯片中的另一个，以形成在所述一个和另一个芯片之间延伸的管，并且一定量的工作流体密封 在管内，工作流体具有体积并且处于压力，使得工作流体和管将作为热管进行操作，并将热量从芯片堆传递到工作流体。

公开(公告)号：WO2005119776A1

公开(公告)日：2005-12-15

申请号：PCT/JP2005/010270

申请日：2005-06-03

Applicant: 株式会社ザイキューブ ,  小柳 光正

Inventor： 小柳 光正

IPC: H01L25/065

CPC classification number: H01L24/97 ,  H01L21/561 ,  H01L21/565 ,  H01L21/6835 ,  H01L23/295 ,  H01L23/3135 ,  H01L24/13 ,  H01L24/16 ,  H01L24/19 ,  H01L24/20 ,  H01L24/24 ,  H01L24/73 ,  H01L24/81 ,  H01L24/82 ,  H01L24/83 ,  H01L24/92 ,  H01L24/94 ,  H01L24/95 ,  H01L24/96 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/10135 ,  H01L2224/10165 ,  H01L2224/12105 ,  H01L2224/1308 ,  H01L2224/13082 ,  H01L2224/13083 ,  H01L2224/131 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13184 ,  H01L2224/13609 ,  H01L2224/13644 ,  H01L2224/1403 ,  H01L2224/14131 ,  H01L2224/14505 ,  H01L2224/14515 ,  H01L2224/1703 ,  H01L2224/17505 ,  H01L2224/17515 ,  H01L2224/29111 ,  H01L2224/2919 ,  H01L2224/33181 ,  H01L2224/73104 ,  H01L2224/73253 ,  H01L2224/73259 ,  H01L2224/81097 ,  H01L2224/8114 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/81194 ,  H01L2224/81201 ,  H01L2224/8121 ,  H01L2224/81815 ,  H01L2224/81895 ,  H01L2224/83007 ,  H01L2224/83101 ,  H01L2224/83193 ,  H01L2224/83825 ,  H01L2224/83862 ,  H01L2224/83874 ,  H01L2224/92125 ,  H01L2224/92133 ,  H01L2224/92135 ,  H01L2224/92224 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06582 ,  H01L2924/00013 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01057 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/0132 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/07802 ,  H01L2924/12043 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/3511 ,  H01L2224/81 ,  H01L2924/00014 ,  H01L2224/82 ,  H01L2224/45111 ,  H01L2924/01014 ,  H01L2224/13099 ,  H01L2924/00

Abstract: 　支持基板上に積層された複数の半導体回路層を持つ三次元積層構造半導体装置と、その製造方法を提供する。 　複数の半導体チップ３７を支持基板３１上にバンプ電極を用いて固定した後、チップ３７間の隙間に絶縁性接着剤３８を充填してから、チップ３７の裏面を研磨して薄くすると共に内部の埋込配線を露出させて第１半導体回路層Ｌ１を形成する。次に、絶縁層３９を介して第１半導体回路層Ｌ１上に複数の半導体チップ４３をバンプ電極４１と４２を用いて固定した後、チップ４３間の隙間に絶縁性接着剤４４を充填する。そして、チップ４３の裏面を研磨して薄くすると共に内部の埋込配線を露出させて第２半導体回路層Ｌ２を形成する。同様にして、絶縁層４５を介して第２半導体回路層Ｌ２上に複数の半導体チップ４９を含む第３半導体回路層Ｌ３を形成し、必要に応じてダイシングして三層積層構造の半導体装置３０Ａ、３０Ｂ、３０Ｃを得る。

Abstract translation: 提供了一种具有堆叠在支撑板上的多个半导体电路层的三维堆叠结构半导体器件及其制造方法。 多个半导体芯片（37）通过使用凸块电极固定在支撑板（31）上，芯片（37）之间的空间填充有绝缘粘合剂（38），然后芯片（37）的后平面， 被抛光成薄，并且内部嵌入布线被暴露以形成第一半导体电路层（L1）。 然后，通过使用通过绝缘层（39）的凸块电极（41,42）将多个半导体芯片（43）固定在第一半导体电路层（L1）上，并且将芯片（43）之间的空间填充 绝缘粘合剂（44）。 然后，将芯片（43）的后平面抛光为薄，并且内部嵌入布线被暴露以形成第二半导体电路层（L2）。 以相同的方式，通过绝缘层（45）在第二半导体电路层（L2）上形成包括多个半导体芯片（49）的第三半导体电路层（L3），根据需要进行切割以提供半导体 具有三层堆叠结构的装置（30A，30B，30C）。

公开(公告)号：WO2016098707A1

公开(公告)日：2016-06-23

申请号：PCT/JP2015/084823

申请日：2015-12-11

Applicant: 新日鉄住金マテリアルズ株式会社 ,  日鉄住金マイクロメタル株式会社

Inventor： 小山田　哲哉 ,  宇野　智裕 ,  小田　大造 ,  山田　隆

IPC: H01L21/60 ,  C22C5/06 ,  C22F1/00 ,  C22F1/14

CPC classification number: H01L24/45 ,  B23K35/0227 ,  B23K35/3006 ,  B23K35/322 ,  H01L24/05 ,  H01L24/43 ,  H01L24/48 ,  H01L24/85 ,  H01L2224/05624 ,  H01L2224/43125 ,  H01L2224/4321 ,  H01L2224/435 ,  H01L2224/437 ,  H01L2224/43825 ,  H01L2224/43826 ,  H01L2224/43827 ,  H01L2224/43848 ,  H01L2224/45015 ,  H01L2224/45105 ,  H01L2224/45109 ,  H01L2224/45111 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45164 ,  H01L2224/45169 ,  H01L2224/45541 ,  H01L2224/45565 ,  H01L2224/45572 ,  H01L2224/45605 ,  H01L2224/45609 ,  H01L2224/45611 ,  H01L2224/45639 ,  H01L2224/45644 ,  H01L2224/45664 ,  H01L2224/45669 ,  H01L2224/48463 ,  H01L2224/48465 ,  H01L2224/48507 ,  H01L2224/78301 ,  H01L2224/85045 ,  H01L2224/85065 ,  H01L2224/85075 ,  H01L2224/85203 ,  H01L2224/85205 ,  H01L2924/00011 ,  H01L2924/01005 ,  H01L2924/01015 ,  H01L2924/0102 ,  H01L2924/01034 ,  H01L2924/01057 ,  H01L2924/0132 ,  H01L2924/10253 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/01031 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01029 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/20751 ,  H01L2924/20752 ,  H01L2924/20753 ,  H01L2924/20754 ,  H01L2924/20755 ,  H01L2924/20106 ,  H01L2924/20107 ,  H01L2924/20108 ,  H01L2924/20109 ,  H01L2924/2011 ,  H01L2924/20111 ,  H01L2924/01204 ,  H01L2924/20105 ,  H01L2924/01001 ,  H01L2924/01007 ,  H01L2924/01004 ,  H01L2924/00012 ,  H01L2924/00015

Abstract: 　Ｇａ，Ｉｎ及びＳｎの１種以上を総計で０．１～３．０ａｔ．％含み、残部がＡｇおよび不可避不純物からなる芯材と、前記芯材の表面に形成された、Ｐｄ及びＰｔの１種以上、又は、Ｐｄ及びＰｔの１種以上とＡｇ、を含み、残部が不可避不純物からなる被覆層とを備え、前記被覆層の厚さが０．００５～０．０７０μｍであることを特徴とする、メモリ用ボンディングワイヤに要求されるボール接合信頼性、ウェッジ接合性を同時に満足することができるボンディングワイヤを提供する。

Abstract translation: 提供一种接合线，其特征在于，包括：芯材，其包含总量为0.1〜3.0原子％的Ga，In和Sn中的至少一种，其余为Ag和不可避免的杂质; 以及形成在所述芯材的表面上并且包含Pd和Pt或Ag中的至少一种以及Pd和Pt中的至少一种的涂层，其余部分包含不可避免的杂质; 其中所述涂层的厚度为0.005-0.070μm。 接合线能够同时满足用于存储器的接合线所需的球接合可靠性和楔形粘合性。

公开(公告)号：WO2012002764A2

公开(公告)日：2012-01-05

申请号：PCT/KR2011004838

申请日：2011-07-01

Applicant: KOREA ELECTRONICS TELECOMM ,  KIM HYUN-TAK ,  KIM BONG JUN

Inventor： KIM HYUN-TAK ,  KIM BONG JUN

IPC: H01L23/36

CPC classification number: H01L23/62 ,  H01L25/167 ,  H01L2224/45109 ,  H01L2224/45111 ,  H01L2224/45116 ,  H01L2224/45118 ,  H01L2224/45124 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45149 ,  H01L2224/45155 ,  H01L2224/45157 ,  H01L2224/4516 ,  H01L2224/45166 ,  H01L2224/45169 ,  H01L2224/45171 ,  H01L2224/45172 ,  H01L2224/4518 ,  H01L2224/45184 ,  H01L2224/45565 ,  H01L2224/45611 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01028 ,  H01L2924/01047 ,  H01L2924/12036 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/00 ,  H01L2224/48

Abstract: Provided are metal-semiconductor convergence electric circuit devices. The device includes a semiconductor device, a metal resistor exhibiting resistance increased with an increase in temperature thereof, and an interconnection line connecting the semiconductor device with the metal resistor in series and having a resistance lower than that of the metal resistor. The semiconductor device is configured to exhibit resistance decreased with an increase in temperature thereof and compensate the resistance increase of the metal resistor.

Abstract translation: 提供了金属 - 半导体会聚电路装置。 该器件包括半导体器件，呈现电阻随温度升高而呈现电阻的金属电阻器，以及将半导体器件与金属电阻器串联连接并具有低于金属电阻器的电阻的互连线。 半导体器件被配置为表现出随着其温度升高而降低的电阻并且补偿金属电阻器的电阻增加。

公开(公告)号：WO2010020753A2

公开(公告)日：2010-02-25

申请号：PCT/GB2009/001966

申请日：2009-08-11

Applicant: SEMBLANT LIMITED ,  HUMPHRIES, Mark, Robson ,  FERDINANDI, Frank ,  SMITH, Rodney, Edward

Inventor： HUMPHRIES, Mark, Robson ,  FERDINANDI, Frank ,  SMITH, Rodney, Edward

IPC: H05K3/28

CPC classification number: H05K3/282 ,  H01H13/78 ,  H01H2215/004 ,  H01H2229/012 ,  H01L24/45 ,  H01L24/48 ,  H01L24/85 ,  H01L2224/06 ,  H01L2224/45014 ,  H01L2224/45015 ,  H01L2224/45105 ,  H01L2224/45109 ,  H01L2224/45111 ,  H01L2224/45113 ,  H01L2224/45116 ,  H01L2224/4512 ,  H01L2224/45124 ,  H01L2224/45138 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45149 ,  H01L2224/45155 ,  H01L2224/45157 ,  H01L2224/4516 ,  H01L2224/45164 ,  H01L2224/45166 ,  H01L2224/45169 ,  H01L2224/4517 ,  H01L2224/45171 ,  H01L2224/45173 ,  H01L2224/45178 ,  H01L2224/4518 ,  H01L2224/45184 ,  H01L2224/45565 ,  H01L2224/45599 ,  H01L2224/45644 ,  H01L2224/4569 ,  H01L2224/48091 ,  H01L2224/48455 ,  H01L2224/48463 ,  H01L2224/48464 ,  H01L2224/48599 ,  H01L2224/48699 ,  H01L2224/8502 ,  H01L2224/85201 ,  H01L2224/85205 ,  H01L2224/85439 ,  H01L2224/85444 ,  H01L2224/85447 ,  H01L2224/85484 ,  H01L2224/85611 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01007 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01016 ,  H01L2924/01018 ,  H01L2924/01019 ,  H01L2924/01021 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01025 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01031 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/0104 ,  H01L2924/01042 ,  H01L2924/01045 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01051 ,  H01L2924/01072 ,  H01L2924/01074 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01083 ,  H01L2924/01087 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19107 ,  H01L2924/2075 ,  H01L2924/20751 ,  H01L2924/20752 ,  H01L2924/20753 ,  H01L2924/20754 ,  H01L2924/20755 ,  H01L2924/20756 ,  H01L2924/20757 ,  H01L2924/3011 ,  H05K3/222 ,  H05K3/284 ,  H05K3/328 ,  H05K2201/015 ,  H05K2201/0179 ,  H05K2201/0195 ,  H05K2203/049 ,  Y10T29/49155 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/20759 ,  H01L2924/2076 ,  H01L2924/20758

Abstract: In some embodiments, a printed circuit board (PCB) comprises a substrate comprising an insulating material. The PCB further comprises a plurality of conductive tracks attached to at least one surface of the substrate. The PCB further comprises a multi-layer coating deposited on the at least one surface of the substrate. The multi-layer coating (i) covers at least a portion of the plurality of conductive tracks and (ii) comprises at least one layer formed of a halo-hydrocarbon polymer. The PCB further comprises at least one electrical component connected by a solder joint to at least one conductive track, wherein the solder joint is soldered through the multi-layer coating such that the solder joint abuts the multi-layer coating.

Abstract translation: 在一些实施例中，印刷电路板（PCB）包括包含绝缘材料的基板。 PCB还包括附接到基板的至少一个表面的多个导电轨迹。 PCB还包括沉积在衬底的至少一个表面上的多层涂层。 多层涂层（i）覆盖多个导电轨道的至少一部分，（ii）包括由卤代烃聚合物形成的至少一层。 PCB还包括至少一个通过焊接接头连接到至少一个导电轨道的电气部件，其中焊接接头通过多层涂层焊接，使得焊接接头邻接多层涂层。

公开(公告)号：WO2004093186A1

公开(公告)日：2004-10-28

申请号：PCT/JP2004/005365

申请日：2004-04-15

Applicant: 電気化学工業株式会社 ,  米村 直己 ,  八島 克憲 ,  辻村 好彦 ,  石倉 秀則 ,  齊木 高志

Inventor： 米村 直己 ,  八島 克憲 ,  辻村 好彦 ,  石倉 秀則 ,  齊木 高志

IPC: H01L23/12

CPC classification number: H01L23/66 ,  H01L21/4857 ,  H01L23/142 ,  H01L23/3735 ,  H01L23/3736 ,  H01L23/49822 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L25/16 ,  H01L2224/05611 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/0566 ,  H01L2224/05666 ,  H01L2224/45111 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45155 ,  H01L2224/4516 ,  H01L2224/45166 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48237 ,  H01L2224/48472 ,  H01L2224/48611 ,  H01L2224/48624 ,  H01L2224/48639 ,  H01L2224/48644 ,  H01L2224/48647 ,  H01L2224/48655 ,  H01L2224/48666 ,  H01L2224/48711 ,  H01L2224/48724 ,  H01L2224/48739 ,  H01L2224/48747 ,  H01L2224/48755 ,  H01L2224/48766 ,  H01L2224/48839 ,  H01L2224/48844 ,  H01L2224/48847 ,  H01L2224/48855 ,  H01L2224/4886 ,  H01L2224/48866 ,  H01L2224/4911 ,  H01L2224/85411 ,  H01L2224/85424 ,  H01L2224/85439 ,  H01L2224/85455 ,  H01L2224/8546 ,  H01L2224/85466 ,  H01L2924/00011 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01039 ,  H01L2924/01045 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01056 ,  H01L2924/01061 ,  H01L2924/01063 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/07802 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/19043 ,  H01L2924/19051 ,  H01L2924/30105 ,  H05K1/0224 ,  H05K1/024 ,  H05K1/025 ,  H05K3/0061 ,  H05K2201/0187 ,  H05K2201/0209 ,  H05K2201/09745 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2224/48811 ,  H01L2224/48824 ,  H01L2224/48744 ,  H01L2224/4876 ,  H01L2224/4866

Abstract: 混成集積回路の高周波動作時に発生する半導体の誤動作時を大幅に低減し、熱放散性に優れた金属ベース回路基板を提供する。　金属板上に絶縁層（Ａ、Ｂ）を介して設けられた回路と、前記回路上に実装される出力用半導体と、前記出力用半導体を制御し、前記回路上に設けられる制御用半導体とからなる混成集積回路に用いられる金属ベース回路基板であって、前記制御用半導体を搭載する回路部分（パッド部分）の下部に低静電容量部分を埋設していることを特徴とする金属ベース回路基板であり、好ましくは、低静電容量部分が、無機質充填材を含有してなる樹脂からなり、しかも誘電率が２～９であることを特徴とする前記の金属ベース回路基板。

Abstract translation: 金属基电路板能够显着降低在混合集成电路的高频工作中发生的半导体器件的故障，并且具有优异的散热能力。 用于混合集成电路的金属基底电路板包括：设置在绝缘层（A，B）之间的金属片上的电路，安装在电路上的输出半导体器件和用于控制输出半导体器件的控制半导体器件 并安装在电路上。 金属基电路板的特征在于，在安装有控制半导体器件的电路部分（焊盘部分）的下方埋设有小电容部分，优选地，小电容部分由含有无机填料的树脂 并且具有2至9的介电常数。

公开(公告)号：WO2014101338A1

公开(公告)日：2014-07-03

申请号：PCT/CN2013/071344

申请日：2013-02-04

Applicant: 浙江大学 ,  蔡超峰 ,  盛况 ,  汪涛 ,  郭清 ,  谢刚

Inventor： 蔡超峰 ,  盛况 ,  汪涛 ,  郭清 ,  谢刚

IPC: H01L25/07 ,  H03K17/567

CPC classification number: H03K17/168 ,  H01L23/492 ,  H01L23/49562 ,  H01L23/49575 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/072 ,  H01L2224/32145 ,  H01L2224/32245 ,  H01L2224/45015 ,  H01L2224/45111 ,  H01L2224/48247 ,  H01L2224/48472 ,  H01L2224/49111 ,  H01L2224/49113 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2924/1203 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/30107 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 提供了一种低寄生电感的IGBT功率模块，包括上桥臂IGBT芯片（2）、下桥臂IGBT芯片（7）、上桥臂反并二极管芯片（8）、下桥臂反并二极管芯片（3），下桥臂反并二极管芯片（3）压接在上桥臂IGBT芯片（2）表面，下桥臂反并二极管芯片（3）的阴极与上桥臂IGBT芯片（2）的发射极直接相连，下桥臂IGBT芯片（7）与上桥臂反并二极管芯片（8）分别置于相邻放置的基板上。可采用任意类型的IGBT芯片与任意类型的反并二极管的组合。一方面，采用反向压接的办法，最大限度的将回路中的电感降到最低，使得应用中的开关回路避免出现过大的振荡和尖峰，另一方面，减小了模块中芯片的占用面积，从而达到降低模块尺寸的目的，为实际应用带来便利。

公开(公告)号：WO2012054711A2

公开(公告)日：2012-04-26

申请号：PCT/US2011/057069

申请日：2011-10-20

Applicant: MARVELL WORLD TRADE LTD. ,  SUTARDJA, Sehat ,  HAN, Chung, Chyung ,  LI, Weidan ,  YU, Shuhua ,  CHENG, Chuan-cheng ,  WU, Albert

Inventor： SUTARDJA, Sehat ,  HAN, Chung, Chyung ,  LI, Weidan ,  YU, Shuhua ,  CHENG, Chuan-cheng ,  WU, Albert

IPC: H01L23/522

CPC classification number: H01L21/76885 ,  H01L23/3107 ,  H01L23/5226 ,  H01L23/5286 ,  H01L24/05 ,  H01L24/06 ,  H01L24/16 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L24/85 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/061 ,  H01L2224/16145 ,  H01L2224/16245 ,  H01L2224/45111 ,  H01L2224/45116 ,  H01L2224/45124 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48247 ,  H01L2224/48624 ,  H01L2224/48647 ,  H01L2224/48724 ,  H01L2224/48747 ,  H01L2224/48824 ,  H01L2224/48847 ,  H01L2224/731 ,  H01L2224/85 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10252 ,  H01L2924/10253 ,  H01L2924/10271 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: Embodiments of the present disclosure provide a chip that comprises a base metal layer formed over a first semiconductor die and a first metal layer formed over the base metal layer. The first metal layer includes a plurality of islands configured to route at least one of (i) a ground signal or (ii) a power signal in the chip. The chip further comprises a second metal layer formed over the first metal layer. The second metal layer includes a plurality of islands configured to route at least one of (i) the ground signal or (ii) the power signal in the chip.

Abstract translation: 本公开的实施例提供一种芯片，其包括形成在第一半导体管芯上的基底金属层和形成在基底金属层上的第一金属层。 第一金属层包括被配置为路由芯片中的（i）接地信号或（ii）功率信号中的至少一个的多个岛。 芯片还包括形成在第一金属层上的第二金属层。 第二金属层包括被配置为路由（i）接地信号或（ii）芯片中的功率信号中的至少一个的多个岛。