公开(公告)号：WO2013096273A1

公开(公告)日：2013-06-27

申请号：PCT/US2012/070278

申请日：2012-12-18

Applicant: UNIVERSITY OF FLORIDA RESEARCH FOUNDATION, INC.

Inventor： REN, Fan ,  PEARTON, Stephen, John ,  KIM, Jihyun ,  KIM, Hong-Yeol

IPC: H01L23/48 ,  H01L21/60

CPC classification number: H01L23/53276 ,  H01L21/28562 ,  H01L21/7685 ,  H01L23/485 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53252 ,  H01L24/03 ,  H01L24/05 ,  H01L2224/03003 ,  H01L2224/03334 ,  H01L2224/0345 ,  H01L2224/0401 ,  H01L2224/05082 ,  H01L2224/05083 ,  H01L2224/051 ,  H01L2224/05124 ,  H01L2224/05138 ,  H01L2224/05166 ,  H01L2224/05169 ,  H01L2224/05181 ,  H01L2224/05193 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2924/01322 ,  H01L2924/12042 ,  H01L2924/351 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01327 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01022 ,  H01L2924/01042 ,  H01L2924/01074 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/00

Abstract: Contacts for semiconductor devices are formed where a barrier layer comprising graphene is situated between a first layer comprising a conductor, and a second layer comprising a second conductor or a semiconductor. For example, a metal layer can be formed on a graphene layer residing on a semiconductor. The barrier layer can be directly formed on some second layers, for example, graphene can be transferred from an organic polymer/graphene bilayer structure and the organic polymer removed and replaced with a metal or other conductor that comprises the first layer of the contact. The bilayer can be formed by CVD deposition on a metallic second layer, or the graphene can be formed on a template layer, for example, a metal layer, and bound by a binding layer comprising an organic polymer to form an organic polymer /graphene/metal trilayer structure. The template layer can be removed to yield the bilayer structure. Contacts with the graphene barrier layer display enhanced reliability as the graphene layer inhibits diffusion and reaction between the layers contacting the barrier layer.

Abstract translation: 形成用于半导体器件的触点，其中包括石墨烯的阻挡层位于包括导体的第一层之间，以及包括第二导体或半导体的第二层。 例如，可以在驻留在半导体上的石墨烯层上形成金属层。 阻挡层可以直接形成在一些第二层上，例如，石墨烯可以从有机聚合物/石墨烯双层结构转移，并且有机聚合物被去除并用包含第一层接触的金属或其它导体代替。 可以通过CVD沉积在金属第二层上形成双层，或者可以在模板层（例如金属层）上形成石墨烯，并且通过包含有机聚合物的结合层结合以形成有机聚合物/石墨烯/ 金属三层结构。 可以除去模板层以产生双层结构。 与石墨烯阻挡层的接触显示增强的可靠性，因为石墨烯层抑制了与阻挡层接触的层之间的扩散和反应。

公开(公告)号：WO2013095546A1

公开(公告)日：2013-06-27

申请号：PCT/US2011/066986

申请日：2011-12-22

Applicant: INTEL CORPORATION ,  MALLIK, Debendra ,  SANKMAN, Robert L.

Inventor： MALLIK, Debendra ,  SANKMAN, Robert L.

IPC: H01L23/48 ,  H01L23/12

CPC classification number: H01L25/0657 ,  H01L21/56 ,  H01L21/561 ,  H01L21/563 ,  H01L21/565 ,  H01L21/82 ,  H01L23/3114 ,  H01L23/3135 ,  H01L23/481 ,  H01L24/05 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L24/92 ,  H01L24/94 ,  H01L24/97 ,  H01L25/18 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/051 ,  H01L2224/05147 ,  H01L2224/05541 ,  H01L2224/05571 ,  H01L2224/056 ,  H01L2224/05647 ,  H01L2224/12105 ,  H01L2224/13023 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/1403 ,  H01L2224/141 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16265 ,  H01L2224/1703 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/81203 ,  H01L2224/81986 ,  H01L2224/9202 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06568 ,  H01L2225/06582 ,  H01L2924/00014 ,  H01L2924/10252 ,  H01L2924/10253 ,  H01L2924/10271 ,  H01L2924/1032 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/1431 ,  H01L2924/1433 ,  H01L2924/14335 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2924/1437 ,  H01L2924/1461 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/19103 ,  H01L2924/19104 ,  H01L2224/81 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2224/05552 ,  H01L2924/01079 ,  H01L2224/11

Abstract: 3D integrated circuit packages with through-mold first level interconnects and methods to form such packages are described. For example, a semiconductor package includes a substrate. A bottom semiconductor die has an active side with a surface area. The bottom semiconductor die is coupled to the substrate with the active side distal from the substrate. A top semiconductor die has an active side with a surface area larger than the surface area of the bottom semiconductor die. The top semiconductor die is coupled to the substrate with the active side proximate to the substrate. The active side of the bottom semiconductor die is facing and conductively coupled to the active side of the top semiconductor die. The top semiconductor die is conductively coupled to the substrate by first level interconnects that bypass the bottom semiconductor die.

Abstract translation: 描述了具有通过模具一级互连的3D集成电路封装以及形成这种封装的方法。 例如，半导体封装包括衬底。 底部半导体管芯具有表面积的活性侧。 底部半导体管芯与主体侧远离衬底耦合到衬底。 顶部半导体管芯具有活性侧，其表面积大于底部半导体管芯的表面积。 顶部半导体管芯耦合到衬底，其中有源侧靠近衬底。 底部半导体管芯的有源侧面向并导电耦合到顶部半导体管芯的有源侧。 顶部半导体管芯通过旁路底部半导体管芯的一级互连导体耦合到衬底。

公开(公告)号：WO2012009520A3

公开(公告)日：2012-06-21

申请号：PCT/US2011043987

申请日：2011-07-14

Applicant: QUALCOMM INC ,  CHANDRASEKARAN ARVIND ,  GU SHIQUN ,  HAU-RIEGE CHRISTINE S

Inventor： CHANDRASEKARAN ARVIND ,  GU SHIQUN ,  HAU-RIEGE CHRISTINE S

IPC: H01L21/60

CPC classification number: H01L24/81 ,  H01L21/76877 ,  H01L23/49816 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/742 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0345 ,  H01L2224/03462 ,  H01L2224/03464 ,  H01L2224/0347 ,  H01L2224/0361 ,  H01L2224/0401 ,  H01L2224/051 ,  H01L2224/05567 ,  H01L2224/056 ,  H01L2224/1145 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/1147 ,  H01L2224/11472 ,  H01L2224/1161 ,  H01L2224/11849 ,  H01L2224/119 ,  H01L2224/13017 ,  H01L2224/13018 ,  H01L2224/13021 ,  H01L2224/13023 ,  H01L2224/13076 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16058 ,  H01L2224/16148 ,  H01L2224/81193 ,  H01L2224/81203 ,  H01L2224/81815 ,  H01L2225/06513 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/3841 ,  H01L2224/13099 ,  H01L2224/05552 ,  H01L2924/00

Abstract: Electromigration in microbump connections causes voids in the microbumps, which reduces the lifetime of an integrated circuit containing the microbump. Electromigration lifetime may be increased in microbumps by forming a copper or nickel shell around the solder. The copper shell (220, 408) of one microbump contacts the copper shell (234) of a second microbump to enclose the solder (222) of the microbump connection. The copper shell (220 & 234) allows higher current densities through the microbump. Thus, smaller microbumps may be manufactured on a smaller pitch without suffering failure from electromigration. Additionally, the copper shell reduces shorting or bridging between microbump connections on a substrate (202, 230). Increased connection densities between two dies (202,230)or between a die and a packaging substrate are therefore possible.

Abstract translation: 微型接头中的电迁移会导致微胶囊中的空隙，从而降低了包含微型电池的集成电路的使用寿命。 通过在焊料周围形成铜或镍壳，可以增加微胶片的电迁移寿命。 一个微小块的铜壳（220,408）接触第二微型块的铜壳（234）以包围微型接头的焊料（222）。 铜壳（220和234）允许通过微型块的更高的电流密度。 因此，可以以更小的间距制造较小的微胶片，而不会发生电迁移的故障。 另外，铜壳减少了在基板（202,230）上的微型接头之间的短路或桥接。 因此，两个管芯（202,230）之间或管芯与封装基板之间的连接密度增加是可能的。

公开(公告)号：WO2010091053A1

公开(公告)日：2010-08-12

申请号：PCT/US2010/022999

申请日：2010-02-03

Applicant: TESSERA NORTH AMERICA, INC. ,  KRIMAN, Moshe ,  WELCH, William, Hudson ,  HUMPSTON, Giles ,  AVSIAN, Osher ,  HAZANOVICH, Felix ,  AXELROD, Ekaterina

Inventor： KRIMAN, Moshe ,  WELCH, William, Hudson ,  HUMPSTON, Giles ,  AVSIAN, Osher ,  HAZANOVICH, Felix ,  AXELROD, Ekaterina

IPC: H01L27/146

CPC classification number: H01L27/14618 ,  H01L27/14625 ,  H01L27/14683 ,  H01L2224/05001 ,  H01L2224/05009 ,  H01L2224/051 ,  H01L2224/0557 ,  H01L2224/056 ,  H01L2224/13 ,  H01L2224/13025 ,  H04N5/2254 ,  H01L2924/00014

Abstract: The present invention provides optical imaging apparatus comprising solid state sensing elements and optical components operable to be manufactured and assembled at the wafer level.

Abstract translation: 本发明提供了包括固态感测元件和可操作以在晶片级制造和组装的光学部件的光学成像设备。

公开(公告)号：WO2007097507A1

公开(公告)日：2007-08-30

申请号：PCT/KR2006/004521

申请日：2006-11-01

Applicant: NEPES CORPORATION ,  CHOI, Joon Young

Inventor： CHOI, Joon Young

IPC: H01L21/60

CPC classification number: H01L24/13 ,  H01L24/11 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/051 ,  H01L2224/05124 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/05557 ,  H01L2224/05572 ,  H01L2224/056 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05666 ,  H01L2224/1147 ,  H01L2224/1308 ,  H01L2224/13082 ,  H01L2224/13111 ,  H01L2224/13116 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2224/16 ,  H01L2924/00013 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/10329 ,  H01L2924/00014 ,  H01L2924/01083 ,  H01L2224/13099

Abstract: A semiconductor chip having a solder bump and a method of fabricating the same are provided. The semiconductor chip includes at least one under bump metal (UBM) layer formed on an electrode pad of the semiconductor chip, an adhesion enhance layer (AEL) formed on the UBM layer and having at least one concavo-convex portion on a top surface thereof, and the solder bump formed on the AEL. Thereby, adhesive force between the UBM layer and the solder bump is increased, and thereby the reliability of the semiconductor chip can be improved. Further, it is possible to prevent tin (Sn) in the solder bump from being diffused due to the AEL.

Abstract translation: 提供了具有焊料凸块的半导体芯片及其制造方法。 半导体芯片包括形成在半导体芯片的电极焊盘上的至少一个凸块下金属（UBM）层，形成在UBM层上并在其顶表面上具有至少一个凹凸部分的粘合增强层（AEL） ，以及形成在AEL上的焊料凸块。 因此，UBM层和焊料凸块之间的粘合力增加，从而可以提高半导体芯片的可靠性。 此外，可以防止焊料凸块中的锡（Sn）由于AEL而扩散。

公开(公告)号：WO2006005062A2

公开(公告)日：2006-01-12

申请号：PCT/US2005/023755

申请日：2005-06-30

Applicant: CREE, INC. ,  IBBETSON, James ,  KELLER, Bernd ,  PARIKH, Primit

Inventor： IBBETSON, James ,  KELLER, Bernd ,  PARIKH, Primit

IPC: H01L33/00

CPC classification number: H01L33/486 ,  H01L23/481 ,  H01L24/48 ,  H01L33/62 ,  H01L2224/05001 ,  H01L2224/05023 ,  H01L2224/0508 ,  H01L2224/051 ,  H01L2224/05568 ,  H01L2224/056 ,  H01L2224/16 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/12035 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: A packaged light emitting device includes a carrier substrate having a top surface and a bottom surface, first and second conductive vias extending from the top surface of the substrate to the bottom surface of the substrate, and a bond pad on the top surface of the substrate in electrical contact with the first conductive via. A diode having first and second electrodes is mounted on the bond pad with the first electrode is in electrical contact with the bond pad. A passivation layer is formed on the diode, exposing the second electrode of the diode. A conductive trace is formed on the top surface of the carrier substrate in electrical contact with the second conductive via and the second electrode. The conductive trace is on and extends across the passivation layer to contact the second electrode. Methods of packaging light emitting devices include providing an epiwafer including a growth substrate and an epitaxial structure on the growth substrate, bonding a carrier substrate to the epitaxial structure of the epiwafer, forming a plurality of conductive vias through the carrier substrate, defining a plurality of isolated diodes in the epitaxial structure, and electrically connecting at least one conductive via to respective ones of the plurality of isolated diodes.

Abstract translation: 封装的发光器件包括具有顶表面和底表面的载体衬底，从衬底的顶表面延伸到衬底的底表面的第一和第二导电通孔以及衬底的顶表面上的接合焊盘 与第一导电通孔电接触。 具有第一和第二电极的二极管安装在接合焊盘上，第一电极与接合焊盘电接触。 在二极管上形成钝化层，使二极管的第二电极露出。 导电迹线形成在载体基板的顶表面上，与第二导电通孔和第二电极电接触。 导电迹线在钝化层上并且延伸穿过第二电极。 封装发光器件的方法包括在生长衬底上提供包括生长衬底和外延结构的外延膜，将载体衬底结合到外延膜的外延结构，形成通过载体衬底的多个导电通孔，限定多个 隔离二极管，并且将至少一个导电通孔电连接到多个隔离二极管中的相应二极管。

公开(公告)号：WO2015175554A2

公开(公告)日：2015-11-19

申请号：PCT/US2015/030410

申请日：2015-05-12

Applicant: INVENSAS CORPORATION

Inventor： KATKAR, Rajesh ,  UZOH, Cyprian, Emeka

IPC: H01L21/60

CPC classification number: H01L24/14 ,  B23K1/0016 ,  B23K3/0623 ,  B23K35/0244 ,  B23K35/0266 ,  B23K2201/40 ,  H01L21/02225 ,  H01L21/4853 ,  H01L21/56 ,  H01L21/563 ,  H01L21/565 ,  H01L23/3114 ,  H01L23/3135 ,  H01L23/49811 ,  H01L23/49816 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/73 ,  H01L24/742 ,  H01L24/81 ,  H01L24/83 ,  H01L24/98 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/03318 ,  H01L2224/0332 ,  H01L2224/0333 ,  H01L2224/0391 ,  H01L2224/05022 ,  H01L2224/05073 ,  H01L2224/0508 ,  H01L2224/051 ,  H01L2224/05567 ,  H01L2224/056 ,  H01L2224/06102 ,  H01L2224/10145 ,  H01L2224/11001 ,  H01L2224/11005 ,  H01L2224/11009 ,  H01L2224/111 ,  H01L2224/11318 ,  H01L2224/11334 ,  H01L2224/1134 ,  H01L2224/11849 ,  H01L2224/11901 ,  H01L2224/1191 ,  H01L2224/13005 ,  H01L2224/13017 ,  H01L2224/13018 ,  H01L2224/13021 ,  H01L2224/13022 ,  H01L2224/13078 ,  H01L2224/1308 ,  H01L2224/13082 ,  H01L2224/13084 ,  H01L2224/131 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13169 ,  H01L2224/1319 ,  H01L2224/13561 ,  H01L2224/13562 ,  H01L2224/136 ,  H01L2224/13609 ,  H01L2224/13611 ,  H01L2224/1405 ,  H01L2224/16058 ,  H01L2224/16059 ,  H01L2224/16145 ,  H01L2224/16147 ,  H01L2224/16148 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/1701 ,  H01L2224/1703 ,  H01L2224/17181 ,  H01L2224/17505 ,  H01L2224/2919 ,  H01L2224/73104 ,  H01L2224/73204 ,  H01L2224/75253 ,  H01L2224/81138 ,  H01L2224/81141 ,  H01L2224/81193 ,  H01L2224/81203 ,  H01L2224/8121 ,  H01L2224/8122 ,  H01L2224/81224 ,  H01L2224/81815 ,  H01L2224/81825 ,  H01L2224/8385 ,  H01L2224/9211 ,  H01L2225/06513 ,  H01L2924/14 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/3512 ,  H01L2924/381 ,  H01L2924/3841 ,  H05K1/115 ,  H05K1/144 ,  H05K3/341 ,  H05K2201/09572 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/07025 ,  H01L2224/81 ,  H01L2224/83

Abstract: In some embodiments, to increase the height-to-pitch ratio of a solder connection that connects different structures with one or more solder balls, only a portion of a solder ball's surface is melted when the connection is formed on one structure and/or when the connection is being attached to another structure. In some embodiments, non-solder balls are joined by an intermediate solder ball (140i). A solder connection may be surrounded by a solder locking layer (1210) and may be recessed in a hole (1230) in that layer. Other features are also provided.

Abstract translation: 在一些实施例中，为了增加将不同结构与一个或多个焊球连接的焊料连接的高度与间距比，当在一个结构上形成连接时，和/或当 连接正在附加到另一个结构。 在一些实施例中，非焊球通过中间焊球（140i）连接。 焊料连接可以被焊料锁定层（1210）包围，并且可以凹入该层中的孔（1230）中。 还提供其他功能。

公开(公告)号：WO2013125685A1

公开(公告)日：2013-08-29

申请号：PCT/JP2013/054541

申请日：2013-02-22

Applicant: 日立化成株式会社

Inventor： 本田　一尊 ,  永井　朗 ,  佐藤　慎

IPC: H01L21/60 ,  C09J11/06 ,  C09J163/00 ,  H01L21/56

CPC classification number: H01L21/56 ,  B23K35/3612 ,  B23K35/3618 ,  C08K5/092 ,  C09J11/06 ,  C09J163/00 ,  C09J2463/00 ,  H01L21/563 ,  H01L23/293 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L24/94 ,  H01L25/0657 ,  H01L2021/60 ,  H01L2224/03825 ,  H01L2224/0401 ,  H01L2224/051 ,  H01L2224/05111 ,  H01L2224/05116 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05575 ,  H01L2224/0558 ,  H01L2224/056 ,  H01L2224/05611 ,  H01L2224/05616 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/11825 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13575 ,  H01L2224/1358 ,  H01L2224/136 ,  H01L2224/13611 ,  H01L2224/13639 ,  H01L2224/13644 ,  H01L2224/13647 ,  H01L2224/13655 ,  H01L2224/16146 ,  H01L2224/16148 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/17181 ,  H01L2224/271 ,  H01L2224/27416 ,  H01L2224/27436 ,  H01L2224/27848 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29386 ,  H01L2224/29387 ,  H01L2224/2939 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/33181 ,  H01L2224/73104 ,  H01L2224/73204 ,  H01L2224/81011 ,  H01L2224/81121 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/81203 ,  H01L2224/8121 ,  H01L2224/81447 ,  H01L2224/81815 ,  H01L2224/81895 ,  H01L2224/81907 ,  H01L2224/831 ,  H01L2224/83191 ,  H01L2224/83192 ,  H01L2224/83203 ,  H01L2224/83862 ,  H01L2224/9205 ,  H01L2224/9211 ,  H01L2224/92122 ,  H01L2224/92125 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/06 ,  H01L2924/10253 ,  H01L2924/00 ,  H01L2224/16145 ,  H01L2924/00014 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/0665 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2224/27 ,  H01L2924/01047 ,  H01L2924/01082 ,  H01L2924/01083 ,  H01L2924/01029 ,  H01L2224/11

Abstract: 　半導体チップ及び配線回路基板のそれぞれの接続部が互いに電気的に接続された半導体装置、又は、複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置の製造方法であって、上記接続部の少なくとも一部を、下記式（１－１）又は（１－２）で表される基を有する化合物を含有する半導体用接着剤を用いて封止する工程を備える、半導体装置の製造方法。［式中、Ｒ １ は電子供与性基を示し、複数存在するＲ １ は互いに同一でも異なっていてもよい。］

Abstract translation: 提供了一种半导体器件的制造方法，其中半导体芯片和布线电路板的各个连接部分彼此电连接，或者对于半导体器件，其中多个半导体芯片的各个连接部分是电气的 相互连接。 半导体的制造方法包括使用包含由式（1-1）或式（1-2）表示的基团的化合物的半导体用粘合剂来密封连接部的至少一部分的工序。 [式（1-1）和（1-2）中，R1表示给电子基团，多个R 1可以相同也可以不同。

公开(公告)号：WO2013125087A1

公开(公告)日：2013-08-29

申请号：PCT/JP2012/075414

申请日：2012-10-01

Applicant: 日立化成株式会社

Inventor： 本田　一尊 ,  永井　朗 ,  佐藤　慎

IPC: C09J163/00 ,  C09J7/00 ,  C09J11/06 ,  H01L21/60

CPC classification number: H01L23/293 ,  C08K5/092 ,  C09J11/06 ,  C09J163/00 ,  H01L21/56 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L24/94 ,  H01L25/0657 ,  H01L2224/03825 ,  H01L2224/0401 ,  H01L2224/051 ,  H01L2224/05111 ,  H01L2224/05116 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05575 ,  H01L2224/0558 ,  H01L2224/056 ,  H01L2224/05611 ,  H01L2224/05616 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/11825 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13575 ,  H01L2224/1358 ,  H01L2224/136 ,  H01L2224/13611 ,  H01L2224/13639 ,  H01L2224/13644 ,  H01L2224/13647 ,  H01L2224/13655 ,  H01L2224/16145 ,  H01L2224/16148 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/17181 ,  H01L2224/271 ,  H01L2224/27416 ,  H01L2224/27436 ,  H01L2224/27848 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29386 ,  H01L2224/29387 ,  H01L2224/2939 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/33181 ,  H01L2224/73104 ,  H01L2224/81011 ,  H01L2224/81121 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/81203 ,  H01L2224/8121 ,  H01L2224/81815 ,  H01L2224/81895 ,  H01L2224/81907 ,  H01L2224/831 ,  H01L2224/83191 ,  H01L2224/83203 ,  H01L2224/8349 ,  H01L2224/83862 ,  H01L2224/9205 ,  H01L2224/92122 ,  H01L2224/92125 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/10253 ,  H05K3/305 ,  H05K3/3436 ,  H05K2201/0367 ,  H05K2201/10977 ,  Y02P70/613 ,  H01L2924/0665 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2224/27 ,  H01L2924/01047 ,  H01L2924/01082 ,  H01L2924/01083 ,  H01L2924/01029 ,  H01L2224/11

Abstract: 　エポキシ樹脂、硬化剤及び下記式（１－１）又は（１－２）で表される基を有する化合物からなるフラックス剤を含有する、半導体用接着剤。 ［式中、Ｒ １ は電子供与性基を示し、複数存在するＲ １ は互いに同一でも異なっていてもよい。］

Abstract translation: 提供一种包含环氧树脂，固化剂和助熔剂的半导体用粘合剂，其包含具有式（1-1）或式（1-2）所示基团的化合物。 [式中，R1表示给电子基，多个R 1可以相同也可以不同。

公开(公告)号：WO2010016390A1

公开(公告)日：2010-02-11

申请号：PCT/JP2009/063172

申请日：2009-07-23

Applicant: 日立化成工業株式会社 ,  南 久貴 ,  税所 亮太 ,  小野 裕

Inventor： 南　久貴 ,  税所　亮太 ,  小野　裕

IPC: H01L21/304 ,  B24B37/00 ,  C09K3/14 ,  H01L21/3205 ,  H01L23/52

CPC classification number: C09K3/1463 ,  B24B37/044 ,  C09G1/02 ,  H01L21/3212 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L29/0657 ,  H01L2224/03616 ,  H01L2224/0401 ,  H01L2224/05026 ,  H01L2224/05073 ,  H01L2224/05082 ,  H01L2224/051 ,  H01L2224/05155 ,  H01L2224/05571 ,  H01L2224/05664 ,  H01L2224/11462 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01025 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01037 ,  H01L2924/01038 ,  H01L2924/0104 ,  H01L2924/01044 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01055 ,  H01L2924/01056 ,  H01L2924/01057 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/14 ,  H01L2924/3025 ,  H01L2224/11 ,  H01L2224/03 ,  H01L2224/05552

Abstract: 　本発明のＣＭＰ研磨液は、１，２，４－トリアゾール、リン酸類、酸化剤及び砥粒を含有する。本発明の研磨方法は、基板と研磨布の間にＣＭＰ研磨液を供給しながら、前記基板を前記研磨布で研磨する、基板の研磨方法であって、前記基板は、パラジウム層を有する基板であり、前記ＣＭＰ研磨液は、１，２，４－トリアゾール、リン酸類、酸化剤及び砥粒を含有するＣＭＰ研磨液である研磨方法である。

Abstract translation: 公开了一种用于CMP的抛光溶液，其包含1,2,4-三唑，磷酸组分，氧化剂和磨料颗粒。 还公开了一种用于抛光基材的方法，其包括在抛光布之间用抛光布抛光衬底，同时在衬底和抛光布之间提供用于CMP的抛光溶液，其中衬底具有钯层，并且用于CMP的抛光溶液包括1， 2,4-三唑，磷酸组分，氧化剂和磨料颗粒。